1、第七章第七章 半导体存储器半导体存储器7.1 概述概述7.2 只读存储器（只读存储器（ROM）7.3 读写存储器（读写存储器（RAM）7.4 存存 储储 器器 容容 量量 的的 扩扩 展展 7.5 用存储器实现组合逻辑函数用存储器实现组合逻辑函数11/19/202217.1 概述概述 半导体存储器是用来半导体存储器是用来存储二值数字信息存储二值数字信息的大规模的大规模集成电路。在电子计算机以及其他一些数字系统的工集成电路。在电子计算机以及其他一些数字系统的工作过程中，都需要对大量的数据进行存储。因此，存作过程中，都需要对大量的数据进行存储。因此，存储器也就成了这些数字系统不可缺少的组成部分。储
2、器也就成了这些数字系统不可缺少的组成部分。因为半导体存储器的存储单元数目极其庞大而器件因为半导体存储器的存储单元数目极其庞大而器件的引脚数目有限，所以在电路结构上就不可能像寄存的引脚数目有限，所以在电路结构上就不可能像寄存器那样把每个存储单元的输入输出直接引出。为了解器那样把每个存储单元的输入输出直接引出。为了解决这个矛盾，在存储器中决这个矛盾，在存储器中给每个存储单元编了一个地给每个存储单元编了一个地址址，只有被输入地址代码指定的那些单元才能与公共，只有被输入地址代码指定的那些单元才能与公共的输入的输入/输出引脚接通，进行数据的读出和写入。输出引脚接通，进行数据的读出和写入。由于计算机处理的
3、数据量越来越大，运算速度越由于计算机处理的数据量越来越大，运算速度越来越快，这就要求存储器具有更大的存储容量和更来越快，这就要求存储器具有更大的存储容量和更快的存取速度。所以通常把快的存取速度。所以通常把存储量和存取速度存储量和存取速度作为作为衡量存储器性能的衡量存储器性能的重要指标重要指标。（如。（如109位位/片，片，10ns）11/19/20222 存储器实际上是将大量存储单元按一定规律结合存储器实际上是将大量存储单元按一定规律结合起来的整体，它可以被比喻为一个由许多房间组成的起来的整体，它可以被比喻为一个由许多房间组成的大旅馆。每个房间有一个号码大旅馆。每个房间有一个号码(地址码地址码
4、)，每个房间，每个房间内有一定内容内有一定内容(一个二进制数码，又称一个一个二进制数码，又称一个“字字”)。半导体存储器的种类很多，从存储功能上讲，可分半导体存储器的种类很多，从存储功能上讲，可分为只读存储器（为只读存储器（Read Only Memory，简称，简称ROM）和）和随机存储器（随机存储器（Random Access Memory，简称，简称RAM）两大类。两大类。从构成元件来说，又分为双极型和从构成元件来说，又分为双极型和MOS型。但鉴型。但鉴于于MOS电路具有功耗低，集成度高等优点，目前大电路具有功耗低，集成度高等优点，目前大容量的存储器都是采用容量的存储器都是采用MOS电路
5、制作的。电路制作的。11/19/202237.2只读存储器只读存储器(ROM)7.2.1掩模只读存储器掩模只读存储器 在采用掩模工艺制作在采用掩模工艺制作ROM时，其中存储的数据是时，其中存储的数据是由制作过程中使用的掩模决定的。这种掩模板是按照由制作过程中使用的掩模决定的。这种掩模板是按照用户的要求而专门设计的。因此，掩模用户的要求而专门设计的。因此，掩模ROM在出厂时在出厂时内部存储的数据就已经内部存储的数据就已经“固化固化”在里面了，不可更改。在里面了，不可更改。ROM的电路结构包含存储矩阵、地址译码器和的电路结构包含存储矩阵、地址译码器和输出缓冲器三个部分。输出缓冲器三个部分。11/1
6、9/20224A1A0A1A0A1A0A1A0A1A0D3D2D1D0-VCC译译码码器器K:输出输出控制端控制端存储存储矩阵矩阵输出输出电路电路位线位线字线字线A1A0A1A0A1A0A1A0A1A0译译码码器器11/19/20225A1A0A1A0A1A0A1A0A1A0D3D2D1D0-VCC译译码码器器K:输出输出控制端控制端假设假设：A1A0 1110001100二极管二极管或门或门11/19/20226A1A0A1A0A1A0A1A0A1A0D3D2D1D0-VCC译译码码器器K:输出输出控制端控制端1100二极管二极管或门或门1当某一字线当某一字线被选中时，被选中时，这个字线与这
7、个字线与位线间若接位线间若接有二极管，有二极管，则该位线输则该位线输出为出为 1。11/19/20227假设假设：A1A0A1A0A1A0A1A0A1A0D3D2D1D0-VCC译译码码器器K:输出输出控制端控制端0101A1A0 1011/19/20228假设假设：A1A0A1A0A1A0A1A0A1A0D3D2D1D0-VCC译译码码器器K:输出输出控制端控制端0101A1A0 0111/19/20229假设假设：A1A0A1A0A1A0A1A0A1A0D3D2D1D0-VCC译译码码器器K:输出输出控制端控制端0011A1A0 0011/19/2022100001011111111110
8、00000001地地 址址A1A0D3D2D1D0内内 容容位线位线A1A0A1A0A1A0A1A0A1A0D3D2D1D0-VCC译译码码器器K:输出输出控制端控制端字线字线 输入任意一个输入任意一个地址码，译码器地址码，译码器就可使与之对应就可使与之对应的某条字线为高的某条字线为高电平，进而可以电平，进而可以从位线上读出四从位线上读出四位输出数字量。位输出数字量。11/19/202211 左图是左图是使用使用 MOS 管的管的ROM 矩阵：矩阵：有有 MOS 管的管的单元存储单元存储“1”，无无 MOS 管的管的单元存储单元存储“0”。.11/19/202212 7.2.2可编程只读存储器
9、可编程只读存储器(PROM)有一种可编程序的有一种可编程序的 ROM，在出厂时全部存储，在出厂时全部存储“1”，用户可根据需要将某些单元改写为，用户可根据需要将某些单元改写为“0”,然而只能改写一次，称其为然而只能改写一次，称其为 PROM。若将熔丝烧若将熔丝烧断，该单元则变断，该单元则变成成“0”。显然，。显然，一旦烧断后不能一旦烧断后不能再恢复。再恢复。前两种存储器的存储内容在出厂时已被完全固前两种存储器的存储内容在出厂时已被完全固定下来，使用时不能变动，称为定下来，使用时不能变动，称为固定固定 ROM。11/19/202213 编程时首先应编程时首先应输入地址代码，找输入地址代码，找出要
10、写入出要写入0的单元的单元地址。地址。然后使然后使VCC和选中的字线提高和选中的字线提高到编程所要求的高到编程所要求的高电位电位，同时，同时在编程在编程单元的位线上加入单元的位线上加入编程脉冲编程脉冲（幅度约（幅度约20V，持续时间约，持续时间约十几微秒）。这时十几微秒）。这时写入放大器写入放大器AW的输的输出为低电平，低内出为低电平，低内阻状态阻状态，有较大的，有较大的脉冲冲击电流流过脉冲冲击电流流过熔丝，将熔丝，将其熔断其熔断。11/19/202214 PROM 中的内容只能写一次，有时仍中的内容只能写一次，有时仍嫌不方便，于是又发展了一种可以改写多嫌不方便，于是又发展了一种可以改写多次的
11、次的 ROM，简称，简称 EPROM。它所存储的。它所存储的信息可以用紫外线或信息可以用紫外线或 X 射线照射檫去，然射线照射檫去，然后又可以重新编制信息。后又可以重新编制信息。存储容量存储容量：是是 ROM 的主要技术指标之一，它的主要技术指标之一，它一般用一般用 存储字数：存储字数：2N 输出位数：输出位数：M 来表示来表示(其中其中N为存储器的地址线根数为存储器的地址线根数)。例如：例如：128(字字)8(位位)，1024(字字)8(位位)等等。等等。11/19/2022157.2.37.2.3可重复编程只读存储器可重复编程只读存储器(EPROM)(EPROM)UVEPROM(Ultra
12、-Violet UVEPROM(Ultra-Violet Erasable Programmable ROMErasable Programmable ROM）1)1)叠栅注入叠栅注入MOSMOS管管原理：原理：在写入数据前在写入数据前：浮栅无电子，：浮栅无电子，SIMOSSIMOS管同正常管同正常MOSMOS管，开启电压为管，开启电压为V VT T。写数据时，需在漏、栅极之间加足够高的电压（如写数据时，需在漏、栅极之间加足够高的电压（如25V25V）使漏极与衬）使漏极与衬底之间的底之间的PNPN结反向击穿，产生大量的高能电子。这些电子穿过氧化结反向击穿，产生大量的高能电子。这些电子穿过氧化绝
13、缘层堆积在浮栅上，从而是浮栅带有负电荷。浮栅有电子后，控绝缘层堆积在浮栅上，从而是浮栅带有负电荷。浮栅有电子后，控制栅需要加更大正压才能使管子开启，开启电压为制栅需要加更大正压才能使管子开启，开启电压为V VT T。（Stacked-gate Injection Metal-Oxide-SemiStacked-gate Injection Metal-Oxide-Semi）VgsiD0VT VT 11/19/2022162)2)叠栅型叠栅型EPROMEPROM工作原理工作原理 图图7.2.9中写入数据时漏极和中写入数据时漏极和控制栅极的控制电路没有画出。控制栅极的控制电路没有画出。这是一个这是
14、一个2562561 1位的位的EPROMEPROM，256256个存储单元排列成个存储单元排列成16161616矩阵。输入地址的高矩阵。输入地址的高4 4位加到位加到行地址译码器上，从行地址译码器上，从1616行存储行存储单元中选出要读的一行。输入单元中选出要读的一行。输入地址的低地址的低4 4位加到列地址译码位加到列地址译码器上，再从选中的一行存储单器上，再从选中的一行存储单元中选出要读的一位。元中选出要读的一位。浮置栅上注入了电荷的浮置栅上注入了电荷的SIMOS管相当于写入了管相当于写入了1，未注入电荷的相当与存入了未注入电荷的相当与存入了0。出厂时，全部单元存出厂时，全部单元存“1”“1
15、”。11/19/2022173)EPROM3)EPROM实例介绍（实例介绍（27162716）结构及引脚结构及引脚.A0A1A2A3行地址译码器行地址译码器行地址缓冲器行地址缓冲器列地址译码器列地址译码器列地址缓冲器列地址缓冲器读出放大器读出放大器输出缓冲器输出缓冲器片选片选,功耗降低功耗降低和编程逻辑和编程逻辑CS_PD/PGMVppA4A5A6A7A8A9A10D7D6D5D4D3D2D1D011/19/202218 2716 2716的工作方式的工作方式out11/19/202219 EEPROMEEPROM浮栅隧道氧化层浮栅隧道氧化层MOSMOS管（管（Floating gate Tu
16、nnel Oxide,Floating gate Tunnel Oxide,简称简称Flotox）Flotox管管 与与SIMOS管相似，它也属于管相似，它也属于N沟道增强型的沟道增强型的MOS管，管，并且有两个栅极并且有两个栅极控制栅控制栅GC和浮置栅和浮置栅Gf。所不同的是。所不同的是Flotox管的浮管的浮置栅与漏区之间有一个氧化层置栅与漏区之间有一个氧化层极薄的极薄的区域区域。这个区域称为隧道区。这个区域称为隧道区。虽然用紫外线擦除的虽然用紫外线擦除的EPROMEPROM具备了可擦除重写的功能，但擦具备了可擦除重写的功能，但擦除操作复杂，擦除速度慢。为了克服这些缺点，又研制出了用除操作
17、复杂，擦除速度慢。为了克服这些缺点，又研制出了用电可擦的可编程电可擦的可编程ROMROM。11/19/202220当隧道区的电场强度大到一定的时候，便在漏区和浮置栅之间当隧道区的电场强度大到一定的时候，便在漏区和浮置栅之间出现导电隧道，电子可以双向通过，形成电流。这种现象称为出现导电隧道，电子可以双向通过，形成电流。这种现象称为隧道效应。隧道效应。为了提高擦、写的可靠性，并保护隧道区超薄氧化层，在为了提高擦、写的可靠性，并保护隧道区超薄氧化层，在EEPROMEEPROM的存储单元中除的存储单元中除FlotoxFlotox管外还附加了一个管外还附加了一个选通管选通管，如，如图图7.2.117.2
18、.11所示。所示。根据根据Flotox管的浮管的浮置栅上是否存有电荷置栅上是否存有电荷来区分单元的来区分单元的1或或0状状态。态。EEPROM在出厂时各在出厂时各存储单元均为存储单元均为1状态。状态。11/19/202221在读出状态下，在读出状态下，GC上加上加3V电压，字线电压，字线Wi给出给出5V的正常高电的正常高电平平，如图，如图7.2.12(a)所示。这时选通管所示。这时选通管T2导通，如果导通，如果Floatox管管的浮置栅上充有负电荷，则的浮置栅上充有负电荷，则T1截止，截止，Bi上读出上读出1。在擦除状态下，在擦除状态下，Flotox管的控制栅管的控制栅GC上加上加20V左右、
19、宽度约左右、宽度约10ms的脉冲电压，漏区接的脉冲电压，漏区接0电平电平。这时经。这时经GC-Gi间电容和间电容和Gi-漏漏区电容分压在隧道区产生强电场，区电容分压在隧道区产生强电场，吸引漏区的电子通过隧道区吸引漏区的电子通过隧道区到达浮置栅，形成存储电荷到达浮置栅，形成存储电荷，使，使Flotox管的开启电压提高到管的开启电压提高到7V以上，成为高开启电压管（表示写了以上，成为高开启电压管（表示写了1）。读出时）。读出时GC上的电压上的电压只有只有3V，Flotox管不会导通。管不会导通。11/19/202222 在写入状态下，应使写入在写入状态下，应使写入0的那些存储单元的的那些存储单元的
20、Flotox管浮置栅管浮置栅放电。为此，在写入放电。为此，在写入0时令控制栅时令控制栅GC为为0电平，同时在字线电平，同时在字线Wi和和位线位线Bi上加上加20V左右、宽度约左右、宽度约10ms的脉冲电压的脉冲电压。这时浮置栅上。这时浮置栅上的存储电荷将通过隧道区的存储电荷将通过隧道区放电放电，使，使Flotox管的开启电压降为管的开启电压降为0V左右，成为低开启电压管（左右，成为低开启电压管（表示写了表示写了0）。读出时，）。读出时，GC上加上加3V电压，电压，Flotox管为导通状态。管为导通状态。EEPROM是按字节写入或擦除的。是按字节写入或擦除的。虽然虽然EEPROM改用电压信号擦除
21、了，但由于擦除和写入时改用电压信号擦除了，但由于擦除和写入时需要加高压脉冲，而且擦、写的时间仍叫长，所以在系统正需要加高压脉冲，而且擦、写的时间仍叫长，所以在系统正常工作状态下，常工作状态下，EEPROM仍然只能工作在它的读出状态，作仍然只能工作在它的读出状态，作ROM使用。使用。3、快闪存储器（、快闪存储器（Flash Memory）从上面对从上面对EEPROM的介绍中可以看出，为了提高擦除和写的介绍中可以看出，为了提高擦除和写入的可靠性，入的可靠性，EEPROM的存储单元用了两只的存储单元用了两只MOS管。这无管。这无疑将限制了疑将限制了EEPROM的集成度的进一步提高。快闪存储器的集成度
22、的进一步提高。快闪存储器采用了类似于采用了类似于EPROM的单管叠栅结构的存储单元，制成了的单管叠栅结构的存储单元，制成了新一代用电可擦可编程新一代用电可擦可编程ROM。11/19/202223 快闪存储器既吸收了快闪存储器既吸收了EPROM结构简单、编程可靠的优点，又结构简单、编程可靠的优点，又保留了保留了EEPROM用隧道效应擦除的快捷性，而且集程度可以作用隧道效应擦除的快捷性，而且集程度可以作得很高。得很高。11/19/202224闪存储器中闪存储器中仅为仅为1015mm。而且浮置栅与源区。而且浮置栅与源区重叠的部分重叠的部分是由是由源区的横向扩散形成的，源区的横向扩散形成的，面积极小面
23、积极小，因而，因而浮置栅浮置栅-源区间的电容源区间的电容要比要比浮置栅浮置栅-控制栅间的电容小得多控制栅间的电容小得多。当控制栅和源极间加上电。当控制栅和源极间加上电压时，压时，大部分电压都将大部分电压都将降在浮置栅与源极之间的电容上降在浮置栅与源极之间的电容上。这。这有有利于提高擦、写速度利于提高擦、写速度。快闪存储器的存储单元就是用这样一只快闪存储器的存储单元就是用这样一只管子组成的。管子组成的。在读出状态下在读出状态下，字线给出，字线给出5V的逻辑高电平，存储单元公的逻辑高电平，存储单元公共端共端VSS为为0电平。如果电平。如果浮置浮置栅上栅上没有充电没有充电，则叠栅，则叠栅MOS管管导
24、通导通，位线上，位线上输出低电平输出低电平；如果如果浮置栅上浮置栅上充有负电荷充有负电荷，则则叠栅叠栅MOS管管截止截止，位线上，位线上输出高电平输出高电平。11/19/202225 快闪存储器的写入方法和快闪存储器的写入方法和EPROMEPROM相同相同，即利用雪崩注入的，即利用雪崩注入的方法使浮置栅充电。在写入状态下，叠栅方法使浮置栅充电。在写入状态下，叠栅MOSMOS管的漏极经位线管的漏极经位线接至一个较高的正电压（一般为接至一个较高的正电压（一般为6V6V），），V VSSSS接接0 0电平，同时在电平，同时在控制栅加一个幅度控制栅加一个幅度12V12V左右、宽度约左右、宽度约1010
25、S S的正脉冲。这时的正脉冲。这时D-SD-S间将发生雪崩击穿，一部分速度高的电子便穿过氧化层到达间将发生雪崩击穿，一部分速度高的电子便穿过氧化层到达浮置栅，形成浮置栅充电电荷。浮置栅，形成浮置栅充电电荷。浮置栅充电后，叠栅浮置栅充电后，叠栅MOSMOS管的管的开启电压为开启电压为7V7V以上，字线为正常电平时不会导通以上，字线为正常电平时不会导通。快闪存储器的擦除操作是利用隧道效应进行的快闪存储器的擦除操作是利用隧道效应进行的，在这一点上，在这一点上又类似于又类似于EEPROM写入写入0时的操作。在擦除状态下，令控制栅时的操作。在擦除状态下，令控制栅处于处于0电平，同时在源极电平，同时在源极
26、VSS加入幅度为加入幅度为12V左右、宽度约左右、宽度约100ms的正脉冲。这时在浮置栅与源区间极小的重叠部分产生隧道效的正脉冲。这时在浮置栅与源区间极小的重叠部分产生隧道效应，使浮置栅上的电荷经隧道区释放。应，使浮置栅上的电荷经隧道区释放。浮置栅放电后，叠栅浮置栅放电后，叠栅MOS管的开启电压在管的开启电压在2V以下，在它的控制栅上加以下，在它的控制栅上加5V的电压时的电压时一定会导通。一定会导通。由于片内由于片内所有叠栅所有叠栅MOS管的源极是连在一起管的源极是连在一起的，所以的，所以全部全部存储单元同时被擦除存储单元同时被擦除。这也是它不同于。这也是它不同于EEPROM的一个特点。的一个
27、特点。11/19/2022267.3 读写存储器读写存储器(RAM)读写存储器又称读写存储器又称随机存取存储器随机存取存储器。读写存储器的特点是：在工作过程中，读写存储器的特点是：在工作过程中，既可从存储器的任意单元读出信息，又可以既可从存储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随把外界信息写入任意单元，因此它被称为随机存取存储器，简称机存取存储器，简称 RAM。Random Access Memory.RAM 按功能可分为按功能可分为 静态静态、动态动态两类；两类；RAM 按所用器件又可分为双极型和按所用器件又可分为双极型和 MOS型两种。型两种。为了便于连接成为小
28、系统，它的输出都为了便于连接成为小系统，它的输出都采用三态方式，由片选端控制。采用三态方式，由片选端控制。11/19/202227一、一、SRAM的结构和工作原理的结构和工作原理7.3.1静态随机存储器静态随机存储器(SRAM)11/19/20222811/19/202229二、静态存储单元二、静态存储单元WiDD符号符号11/19/202230介绍基本存储单元的工作原理介绍基本存储单元的工作原理:VCCWiDDI/OR/W123T2T3T4T5T6QQT1字线字线数数据据线线数数据据线线VCCT2T1T3T4 由增强型由增强型 NMOS管管T1和和 T2、T3和和T4 构构成一个基本成一个基
29、本 R-S触发器，触发器，它是它是存储信息的基存储信息的基本单元。本单元。11/19/202231VCCWiDDI/OR/W123T2T3T4T5T6QQT1字线字线数数据据线线数数据据线线 T5和和T6是是门控管，门控管，由字由字线线Wi控制其导控制其导通或截止：通或截止：Wi1，否则就截止。否则就截止。T5T6两管导通；两管导通；门控管门控管T5和和T6导通时可导通时可以进行以进行“读读”或或“写写”的操的操作：作：11/19/202232VCCWiDDI/OR/W123T2T3T4T5T6T1字线字线数数据据线线数数据据线线 R/W的控制作用：的控制作用：=0时，时，R/W而门而门2处于
30、处于高阻状态，高阻状态，0 三态门三态门1、3接通，接通，00 使使 I/O 信信号得以经号得以经过门过门1、3送到数据送到数据线上，以线上，以便便写入写入。11/19/202233VCCWiDDI/OR/W123T2T3T4T5T6T1字线字线数数据据线线数数据据线线 R/W的控制作用：的控制作用：R/W 1 时，时，门门1、3处于处于高阻状态，高阻状态，1门门2接通，接通，1将数据线将数据线上电位送上电位送到到 I/O，以便以便读出读出。111/19/2022347.3.2动态随机存储器动态随机存储器(DRAM)静态静态RAM存储单元所用的管子多，功耗大，集成度受到限制存储单元所用的管子多
31、，功耗大，集成度受到限制，为了克服这些缺点，人们研制了动态为了克服这些缺点，人们研制了动态RAM。动态动态RAM存储数据存储数据的原理是基于的原理是基于MOS管栅极电容存储效应管栅极电容存储效应。由于漏极电流的存在，。由于漏极电流的存在，电容上存储的数据不能长久保存，因此电容上存储的数据不能长久保存，因此必须定期给电容补充电必须定期给电容补充电荷，以避免存储数据的丢失，这种操作称为再生或刷新荷，以避免存储数据的丢失，这种操作称为再生或刷新。一、一、DRAM存储单元电路（四管、三管和单管三种）存储单元电路（四管、三管和单管三种）1、三管动态三管动态MOS存储单元电路存储单元电路11/19/202
32、235 在三管动态在三管动态MOS存储单元电路中，存储单元电路中，信号以电荷形式信号以电荷形式存储在存储在T2管的栅极电容管的栅极电容C之中之中。电容上的电压。电容上的电压VC控制着控制着T2的开关状态，给出位线上的高、低电平。的开关状态，给出位线上的高、低电平。控制读和写控制读和写的字线和位线是分开的的字线和位线是分开的。读的字选线控制着。读的字选线控制着T3管的开关管的开关状态，写的字选线控制着状态，写的字选线控制着T1管的开关状态。管的开关状态。T4是同一列是同一列存储单元公用的预充电存储单元公用的预充电MOS管。管。进行读操作时进行读操作时，首先，首先将读位线预充到高电平将读位线预充到
33、高电平，然后，然后令读字线为高电平令读字线为高电平，使，使T3管导通。管导通。如果如果C上充有正电上充有正电荷，而且荷，而且VC大于大于T2的开启电压，则的开启电压，则T2管导通管导通，读位线，读位线上的电容上的电容CB经经T3和和T2放电，使放电，使位线输出低电平位线输出低电平。如果如果C上没有充电上没有充电，则，则T2截止，截止，CB没有放电通路，没有放电通路，位线维位线维持预充的高电平持预充的高电平。位线的高、低电平经读出放大器。位线的高、低电平经读出放大器反反相放大后相放大后送到输出端，即读出的数据。送到输出端，即读出的数据。11/19/202236 进行写操作时，令写字线为高电平，于
34、是进行写操作时，令写字线为高电平，于是T1管导管导通，输入的数据加到写位线上，通过通，输入的数据加到写位线上，通过T1与与T2管的栅管的栅极电容极电容C接通，于是便将输入的高、低电平信号存接通，于是便将输入的高、低电平信号存储到储到C上面。上面。在读出时位线上的电压信在读出时位线上的电压信号与电容号与电容C上的电压信号相上的电压信号相位相反，而在写入时位线上位相反，而在写入时位线上的电压信号与的电压信号与C上的电压信上的电压信号同相。为了周期性地对存号同相。为了周期性地对存储单元刷新，必须先将储单元刷新，必须先将C上上存储的电压信号读出，反相存储的电压信号读出，反相后再重新写入。后再重新写入。
35、2、单管动态、单管动态MOS存储单存储单元电路元电路11/19/202237 单管动态单管动态MOS存储单元电路由一只存储单元电路由一只N沟道增强沟道增强型型MOS管管T和一个电容和一个电容CS组成。组成。在进行写操作时，字线给出高电平，使在进行写操作时，字线给出高电平，使T导通，导通，位线上的数据便经过位线上的数据便经过T被存入被存入CS中。中。在进行读操作时，字线同样应给出高电平，并使在进行读操作时，字线同样应给出高电平，并使T导通。这时导通。这时CS经经T向位线上的电容向位线上的电容CB提供电荷，使提供电荷，使位线获得读出的信号电平。设位线获得读出的信号电平。设CS上原来存有电荷，上原来
36、存有电荷，电压电压VCS为高电平，而位线电位为高电平，而位线电位VB=0，则执行读操，则执行读操作以后位线电平将上升为作以后位线电平将上升为CSBSSVCCCvB因为在实际的存储电路中位线上总是同时接有很多因为在实际的存储电路中位线上总是同时接有很多存储单元，使存储单元，使CB CS，所以位线上读出的电压信，所以位线上读出的电压信号很小。号很小。11/19/202238 例如读出操作前例如读出操作前VCS=5V，CS/CB=1/50，则位线上的，则位线上的读出信号将仅有读出信号将仅有0.1V。而且在读出以后。而且在读出以后CS上的电压也上的电压也只剩下只剩下0.1V，所以这是一种破坏性读出。因
37、此，需要，所以这是一种破坏性读出。因此，需要在在DRAM中设置灵敏的读出放大器，一方面将读出信中设置灵敏的读出放大器，一方面将读出信号加以放大，另一方面将存储单元里原来存储的信号号加以放大，另一方面将存储单元里原来存储的信号恢复。恢复。二、灵敏恢复二、灵敏恢复/读出读出放大器放大器DRAM中的单管动态存中的单管动态存储单元也是按行、列排储单元也是按行、列排成矩阵式结构的，并且成矩阵式结构的，并且在每根位线上接有灵敏在每根位线上接有灵敏恢复恢复/读出放大器。读出放大器。11/19/202239灵敏恢复灵敏恢复/读出放大器包含一个由读出放大器包含一个由T1T4组成的锁存器和三个控组成的锁存器和三个
38、控制管制管T 5、T 6 和和T7 放大器的一个输出端与位线放大器的一个输出端与位线B和存储单元相和存储单元相连，另一输出端接至一个虚单元上。虚单元的存储电容连，另一输出端接至一个虚单元上。虚单元的存储电容CF上存上存入一个介于高、低电平之间的参考电平入一个介于高、低电平之间的参考电平VR.读出过程是在一组顺序产生读出过程是在一组顺序产生的时钟信号控制下进行的。的时钟信号控制下进行的。首先首先R、F给出正脉冲，使给出正脉冲，使T 5、T 6 和和T7 导通，位线导通，位线B、B和和CF均被充电至均被充电至VR。当。当字线选通脉冲字线选通脉冲W到达后，存到达后，存储单元的开关管储单元的开关管T
39、S和虚单元和虚单元的开关管的开关管TF同时都导通。同时都导通。如果如果CS上没有存储电荷，则上没有存储电荷，则CB经经TS向向CS放电，放电，vCs上升，而位线上升，而位线B的电位逐渐下降。当时钟信号的电位逐渐下降。当时钟信号S到达后，位线到达后，位线B和和B间的电位差间的电位差被被T1和和T3组成的正反馈电路放大。组成的正反馈电路放大。最后最后L脉冲使脉冲使T2和和T4导通，将导通，将B提升至高电平，而提升至高电平，而B降为低电平。降为低电平。w消失后，消失后，CS恢复恢复0.11/19/202240 三、三、DRAM的总体结构的总体结构11/19/202241 7.4存储器容量的扩展存储器
40、容量的扩展123456789181716151413121110A2A1A0A3A4A5A6A7A8A9CSGNDVCCD3D2D1D0R/WRAM 2114 管脚图管脚图2345678910232221201918171615A0A1D0A3A4A5A6A9A10CSGNDVCCD3D2D1D4RAM 6116 管脚图管脚图A2A711112141324A8D5D6D7RDWR11/19/2022427.4.1.扩大扩大 RAM(如如2114)的的位数位数A9A0R/W CSD1D3D2D0A9A0R/W CSD1D3D2D0.2114(1)2114(2).A0A9D7D6D5D4D1D3D
41、2D0CSR/W控制端当然控制端当然应该连接好应该连接好用两片用两片2114(1024 4)构成构成 1024 8 只要把只要把各片各片地址线对应连接地址线对应连接在一起，在一起，要达到这个目的方法很简单，要达到这个目的方法很简单，而而数据线并数据线并联使用联使用即可，示范接线如下图：即可，示范接线如下图：11/19/2022437.4.2.增加增加 RAM(如如 2114)的的字数字数思路：思路：(1).访问访问4096个单元，个单元，必然有必然有 12 根地址线；根地址线；(2).访问访问 RAM2114，只需只需 10 根地址线，尚余根地址线，尚余 2根地址线根地址线；(3).设法用设法
42、用剩余的剩余的 2根根地址线去控制地址线去控制4个个2114的片的片选端选端。通过用通过用10244(4片片2114)构成构成40964为例，介绍为例，介绍 解决这类问题的解决这类问题的办法。办法。11/19/202244D3D2D1D0CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D32114(1)2114(2)2114(3)2114(4)R/WY02 4译译码码器器A11A10Y3A9A0用四片用四片 RAM 2114 构成构成 4096 4 的存储容量的存储容量11/19/202245A11A10选中片
43、序号选中片序号 对应的存储单元对应的存储单元 0 0 1 1 1 0 0 12114(1)2114(2)2114(3)2114(4)0000 10231024 20472048 30713072 4095CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D32114(1)2114(2)2114(3)2114(4)11/19/2022467.5用存储器实现组合逻辑函数用存储器实现组合逻辑函数 由由ROM的电路结构图可以看出的电路结构图可以看出,它的译码器输出它的译码器输出包含了输入变量全部的最小项包含了输入变量全部
44、的最小项,而每一位数据输出又而每一位数据输出又都是若干个最小项之和都是若干个最小项之和,因而任何形式的组合逻辑函因而任何形式的组合逻辑函数均能通过向数均能通过向ROM中写入相应的数据来实现。中写入相应的数据来实现。000101111111111000000001地地 址址A1A0D3D2D1D0内内 容容例如，左表是一个例如，左表是一个ROM的数的数据表。如果将地址输入据表。如果将地址输入A1和和A0视为输入变量视为输入变量B和和A，把输出，把输出数据数据D3、D2、D1 和和D0视为输视为输出变量出变量Y3、Y2、Y1和和 Y0，则，则该该ROM就实现了一组两变量就实现了一组两变量的多输出组
45、合逻辑函数。的多输出组合逻辑函数。Y3=BA，Y2=BA+BAY1=BA+BA，Y0=BA+BA+BA11/19/202247例例7.5.1 试用试用ROM设计一个八段字符显示译码器设计一个八段字符显示译码器,其其真值表由表真值表由表7.5.2给出。给出。解：由给定解：由给定的真值表可的真值表可见，应取输见，应取输入地址为入地址为4位，输出数位，输出数据为据为8位的位的（168位）位）的的ROM来来实现。实现。图中以接入二极管表示存入图中以接入二极管表示存入0，未接入二极，未接入二极管表示存入管表示存入1。11/19/202248例例7.5.2 试用试用ROM产生如下的一组多输出逻辑函数产生如
46、下的一组多输出逻辑函数解解:将表达式化为最小项之和的形式得将表达式化为最小项之和的形式得Y1=ABC+ABCY2=ABCD+BCD+ABCDY3=ABCD+ABCDY4=ABCD+ABCDY1=ABCD+ABCD+ABCD+ABCDY2=ABCD+ABCD+ABCD+ABCDY3=ABCD+ABCDY4=ABCD+ABCD11/19/202249取有取有4位地址输入、位地址输入、4位数据输出的位数据输出的164位位ROM，将，将A、B、C、D 4个输入变量分别接至地址输入端个输入变量分别接至地址输入端A3、A2、A1、A0，按照逻辑函数的要求存入相应的数据，按照逻辑函数的要求存入相应的数据，即
47、可在数据输出端即可在数据输出端D3、D2、D1、D0得到得到Y4、Y3、Y2、Y1。因为每个输入地址对应一个因为每个输入地址对应一个A、B、C、D的最小项，的最小项，并使地址译码器的一条输出线为并使地址译码器的一条输出线为1，而每一位数据输出，而每一位数据输出是若干字线输出的逻辑或，故可按以上逻辑式列出是若干字线输出的逻辑或，故可按以上逻辑式列出ROM存储矩阵内应存入的数据表（存储矩阵内应存入的数据表（P380）。）。在使用在使用EPROM实现时，只要按数据表将所有实现时，只要按数据表将所有的数据写入对应地址单元即可。的数据写入对应地址单元即可。在使用在使用PROM或掩模或掩模ROM时，还可以
48、根据数时，还可以根据数据表画出存储矩阵的结点连接图。据表画出存储矩阵的结点连接图。11/19/20225011/19/2022512.ROM 在波形发生器中的应用在波形发生器中的应用ROMD/A计计数数器器CP计数脉冲计数脉冲送示波器送示波器34A1A2A0D3D2D1D0D/A0100000000000111111111110000000000000000000000111111111112481296311/19/202252tuo0ROMD/A计计数数器器CP计数脉冲计数脉冲送示波器送示波器34uoA1A2A0D3D2D1D0D/A010000000000011111111111000000000000000000000011111111111248129632481296311/19/202253习习 题题7.1，7.2，7.3 ,7.4 ,7.9 ,7.1211/19/20225411/19/202255
