1、第第1212章章 触发器与时序逻辑电路触发器与时序逻辑电路 主页面主页面【知识要求知识要求】了解时序逻辑电路的特点；了解时序逻辑电路的特点；掌握触发器的电路结构与工作原理；掌握触发器的电路结构与工作原理；学会时序逻辑电路的基本分析方法。学会时序逻辑电路的基本分析方法。具备数字集成块的识别与简单应用能力；具备数字集成块的识别与简单应用能力；具有常用测量仪表的使用能力；具有常用测量仪表的使用能力；具备线路板元件插装和焊接能力。具备线路板元件插装和焊接能力。【能力要求能力要求】根据触发器根据触发器电路结构电路结构特点特点根据触发器根据触发器逻辑功能逻辑功能不同不同时序逻辑电路时序逻辑电路分同步和异步
2、时序逻辑电路分同步和异步时序逻辑电路基本基本RSRS触发器触发器同步同步RSRS触发器触发器主从触发器主从触发器维持阻塞触发器维持阻塞触发器CMOSCMOS边沿触发器边沿触发器RSRS触发器触发器JKJK触发器触发器T T触发器触发器D D触发器触发器12.1 12.1 双稳态触发器双稳态触发器输入端输入端输出端输出端1Q0Q0Q1Q1 1态与态与0 0态态称为称为1 1态态称为称为0 0态态现态与次态现态与次态SRQQ10R1S10逻辑功能逻辑功能复位端复位端触发器原态为触发器原态为1 1触发器次态为触发器次态为0 0触发器原态为触发器原态为0 010100SRQQ010110101R0S0
3、01触发器原态为触发器原态为1 1触发器次态为触发器次态为1 1触发器原态为触发器原态为0 010101SRQQ01101101置位端置位端1R1S011触发器原态为触发器原态为1 1触发器次态为触发器次态为1 1触发器原态为触发器原态为0 010101SRQQ01011011触发器次态为触发器次态为0 00R0S这种状态是触发器工这种状态是触发器工作的非正常状态，是作的非正常状态，是不允许出现的。不允许出现的。SRQQ00次态都为次态都为111不可用不可用置置0 0（复位）（复位）置置1 1（置位）（置位）记忆记忆1*1*0011010 0 00 0 10 1 00 1 11 0 01 0
4、11 1 01 1 1功功 能能Qn+1 QnSR逻辑符号逻辑符号 Q QSRQQ不定不定不定不定RS置置0保持保持保持保持 置置1置置0 置置1 不定不定或非门组成的基本或非门组成的基本RSRS触发器触发器高电平有效高电平有效置置1端端(置位端置位端)置置0端端(复位端复位端)Q QSR11SRQQ或非门组成的基本或非门组成的基本RSRS触发器的特性表触发器的特性表 0111001*1*0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1R S Qn记忆记忆置置1置置0不可用不可用1.1.主从主从RSRS触发器触发器SRQQCPQQ 1G1G2G3G4G5
5、G7G6G8G9主、从触发器主、从触发器CP脉脉冲相反冲相反从触发器从触发器主触发器主触发器SRQQCPQQ 1G1G2G3G4G5G7G6G8G9当当CP=1时时 CP=0主触发器工作主触发器工作从触发器被封锁从触发器被封锁RS确定主触发器状态确定主触发器状态从触发器保持状态不变从触发器保持状态不变10SRQQCPQQG1 1G1G2G3G4G5G7G6G8G9当当CP从从1变到变到0 主触发器被封锁主触发器被封锁状态不变状态不变从触发器接收主触发器从触发器接收主触发器输出端状态，输出端状态，从触发器的状态变化从触发器的状态变化特性表特性表 010111001*1*0 10 0 00 0 1
6、0 1 00 1 11 0 01 0 11 1 01 1 1Qn+1R S QnCP表示延迟表示延迟脉冲下降脉冲下降沿到来状沿到来状态变化态变化记忆（保持）记忆（保持）符号符号 QSR QCPC1特征方程特征方程 nnQRSQ1约束条件约束条件 0RS状态转换图状态转换图 0 1R=0S=R=0S=1R=1S=0R=S=0波形图波形图 RQCPS12345671.主从主从RS触发器触发器主、从触发器主、从触发器CP脉脉冲相反冲相反从触发器从触发器主触发器主触发器JKQQCPQQ 1G1G2G3G4G5G7G6G8G9特性表特性表 0101001110 0 10 0 00 0 10 1 00 1
7、 11 0 01 0 11 1 01 1 1Qn+1 J K QnCP脉冲下降沿到脉冲下降沿到来状态变化来状态变化保持保持符号符号 记忆（保持）记忆（保持）置置0置置1翻转翻转 QJK QCPC1nnnQKQJQ1特征方程特征方程状态转换图状态转换图 0 1J=K=0J=1K=J=K=1J=0K=波形图波形图 QCPKJ1234567主触发器主触发器从触发器从触发器DTG1CPCPTG2CPCP1G11 G2DTG1CPCPTG2CPCP1G31 G4QQ特性表特性表 Qn0101Qn+1DCP脉冲上升沿到脉冲上升沿到来状态变化来状态变化符号符号 QD QCPC1DQn1特征方程特征方程状态转
8、换图状态转换图 0 1D=1D=1D=0D=0波形图波形图 QCPD123456712.2 12.2 时序逻辑电路分析时序逻辑电路分析写方程写方程求状态方程求状态方程进行计算进行计算画状态图、列状态表、画时序图画状态图、列状态表、画时序图 功能说明功能说明 1.写出方程写出方程 时钟方程：各触发器的触发时钟是相同的时钟方程：各触发器的触发时钟是相同的输出方程：输出方程：nnnQQQY012分析时序逻辑电路。分析时序逻辑电路。FF1FF2JKJKJK&CPYC1C1C1FF0 QQQQQQnQJ20nQK20nQJ01nQK01nQJ12nQK12 2.求状态方程求状态方程将驱动方程代入将驱动方
9、程代入JKJK触发器特征方程触发器特征方程 得触发器状态方程得触发器状态方程 nnQKQJQ1驱动方程驱动方程nnnnnnnnQQQQQQKQJQ20202000010nnnnnnnnQQQQQQKQJQ01010111111nnnnnnnnQQQQQQKQJQ121212222123.进行计算，列状态表进行计算，列状态表 现态现态次态次态输出输出Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1Y000001100101110101011011111110000001010101110100111111014.画状态图和时序图画状态图和时序图 /1 000 001 011 111 110 10
10、0 /1 /1 /1 /1 /0 101 010 /1 /1有效状态与有有效状态与有效循环效循环无效状态与无无效状态与无效循环效循环能自启动能自启动：在时序逻辑电路中，虽然存在无效：在时序逻辑电路中，虽然存在无效状态，但他们没有形成循环，这样的时序电路状态，但他们没有形成循环，这样的时序电路叫能自启动的时序电路。叫能自启动的时序电路。不能自启动不能自启动：若有无效状态存在，它们之间又：若有无效状态存在，它们之间又形成了循环，这样的时序电路被称之为不能自形成了循环，这样的时序电路被称之为不能自启动的时序电路。本例电路就不能自启动。启动的时序电路。本例电路就不能自启动。YQ0Q1Q2分析时序逻辑电
11、路。分析时序逻辑电路。DDD&CPC1C1C1&FF1FF2FF0QQQQQQQ0Q1Q2 1.写出方程写出方程 时钟方程：时钟方程：CP0CP2CP，CP1 2.求状态方程求状态方程将驱动方程代入将驱动方程代入JKJK触发器特征方程触发器特征方程 得触发器状态方程得触发器状态方程 DQn1驱动方程驱动方程nnnQQQ0210nnQQ111nnnQQQ01120QnnQQD020nQD11nnQQD0123.进行计算，列状态表进行计算，列状态表 CP0 CP1 CP2001111CP0 CP2010011CP0 CP1 CP2010101CP0 CP2000001CP0 CP1 CP20011
12、10CP0 CP2110010CP0 CP1 CP2010100CP0 CP2100000时钟条件时钟条件Q0n+1Q1n+1Q2n+1Q0nQ1nQ2n备注备注次态次态现态现态4.画状态图和时序图画状态图和时序图 000 001 010 011 100 101 110 111CPQ0Q1Q212.3 12.3 寄存器寄存器01011100QDFF3D3Q3QQDFF3D2Q2QQDFF3D1Q1QQDFF3D0Q0QCPQ2Q1Q3Q0 DC1FF0 Q Q DC1FF0 Q Q DC1FF0 Q Q DC1FF0 Q Q并行输出并行输出串行串行输入输入串行输出串行输出100 0 01101
13、0 0 011 0 001 1 010 1 1控制寄存控制寄存器的功能器的功能CPS0S1Q0Q1Q2Q3D0D1D2D3DILDIRR异步清零异步清零端端右移数据右移数据输入端输入端左移数据左移数据输入端输入端74LS19474LS194功能表功能表R CPS1 S0功功 能能0 置零置零10 0保保 持持10 1右右 移移11 0左左 移移11 1并行输入并行输入 12.4 12.4 计数器计数器每来一个每来一个CP翻转一次翻转一次当低位触发器输出当低位触发器输出由由1 1变变 0 0 时翻转时翻转 JC1 K JC1 KCPFF1 JC1 KQ0Q1 JC1 KFF3Q2Q3FF0FF2
14、QQQQQQQQ四位二进制加法计数器的状态表四位二进制加法计数器的状态表Q3 Q2 Q1 Q0CP0123456780 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 09101112131415161 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 0CPQ3 Q2 Q1 Q0四位二进制加法计数器的工作波形图四位二进制加法计数器的工作波形图 Q3CPCP12345678910 11 12 13 14 15 16 Q0 Q1 Q2由由JKJK触发器组成的触发器组成的
15、84218421码十进制加法计数器码十进制加法计数器 第第1 1位触发器位触发器J J0 0=K K0 0=1=1，FFFF0 0翻转受输入的计数脉冲翻转受输入的计数脉冲控制。控制。第第2 2位触发器位触发器J J1 1=Q Q 3 3，FFFF1 1翻转受翻转受FFFF3 3的控制。的控制。第第3 3位触发器位触发器J J2 2=K K2 2=1=1，FFFF2 2翻转受翻转受FFFF1 1控制。控制。第第4 4位触发器位触发器J J3 3=Q Q1 1Q Q2 2，CPCP3 3=Q Q0 0 。当。当Q Q1 1=Q Q2 2=1=1且且Q Q0 0由由1010时，时，FFFF3 3才翻
16、转。而才翻转。而Q Q2 2=Q Q1 1=Q Q0 0=1=1是第是第7 7个脉冲状态，当第个脉冲状态，当第8 8个个脉冲的下降沿到来时，脉冲的下降沿到来时，Q Q0 0由由1010，FFFF3 3翻转，由翻转，由0101。JC1 KCPQ0Q1FF3Q2Q3 JC1 K JC1 KFF1 JC1 KFF3FF0FF2QQQQQQQQ十进制计数器的状态表十进制计数器的状态表Q3 Q2 Q1 Q0CP0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0十进制加法计
17、数器的工作波形图十进制加法计数器的工作波形图 Q0Q1Q2Q3CP123456789101.集成二进制计数器集成二进制计数器74LS161、74LS163异步清异步清零端零端同步置同步置数端数端TT=TP=1计数计数进位端进位端TTC0Q3Q2Q1Q0D3D2D1D0LDCRTP74LS161CP74LS161功能表功能表输入输入输出输出功能功能CRLDTTTPCPD3D2D1D0Q3 Q2 Q1 Q000 0 0 0异步异步清零清零10d3d2d1d0d3 d2 d1 d0同步同步置数置数111100保持保持保持保持1111当计到当计到1111时时C1计数计数 74LS16374LS163具
18、有同步清零功能。其余功能与具有同步清零功能。其余功能与74LS16174LS161相同。相同。74LS160当计到当计到1001时时C1，其余功能与其余功能与74LS161相同。相同。3.3.二二-五五-十进制异步加法计数器十进制异步加法计数器74LS29074LS290 CPA QA QB QC QD74LS290 CPBR9（1）R9（2）R0（1）R 0（2）置置9端端R9（1）=R9（2）=1输出为输出为1001置置0端端R9（1）R9（2）=0R0（1）=R 0（2）=1输出为输出为00002.2.集成二进制计数器集成二进制计数器74LS16074LS160R9（1）R9（2）=0R
19、0（1）R 0（2）=0计数计数QD、QC、QB、QA为为8421码十进制计码十进制计数状态输出端数状态输出端QA、QB、QC、QD为为5421码十进制计数状码十进制计数状态输出端态输出端CPA QA QB QC QD74LS290CPBR9（1）R9（2）R0（1）R 0（2）2.集成计数器的应用集成计数器的应用异步清零法适用于具有异步清零端异步清零法适用于具有异步清零端的集成计数器。只要的集成计数器。只要。因此，在输入第。因此，在输入第N个计数脉冲个计数脉冲CP后，通过控制电路产生一个清零后，通过控制电路产生一个清零信号加到异步清零端上，使计数器回零，则可信号加到异步清零端上，使计数器回零
20、，则可获得获得N进制计数器。进制计数器。11TTC0Q3Q2Q1Q0D3D2D1D0LDCRTP74LS161CP 同步清零法适用于具有同步清零同步清零法适用于具有同步清零端的集成计数器。与异步清零不同，同步清端的集成计数器。与异步清零不同，同步清零输入端获得有效信号后，计数器并不能立零输入端获得有效信号后，计数器并不能立即清零，只是为清零创造条件，还需要再输即清零，只是为清零创造条件，还需要再输入一个计数脉冲入一个计数脉冲CP，计数器才能被清零。因计数器才能被清零。因此利用同步清零端获得此利用同步清零端获得N进制计数器时，应进制计数器时，应，这样，在输入第，这样，在输入第N个计个计数脉冲数脉
21、冲CP时，计数器才被清零，从而实现时，计数器才被清零，从而实现N进制计数器。进制计数器。11TTC0Q3Q2Q1Q0D3D2D1D0LDCRTP74LS161CP异步预置数法适用于具有异步异步预置数法适用于具有异步预置端的集成计数器。和异步清零一样，异预置端的集成计数器。和异步清零一样，异步置数与时钟脉冲没有任何关系，只要异步步置数与时钟脉冲没有任何关系，只要异步置数控制端出现置数有效信号时，并行输入置数控制端出现置数有效信号时，并行输入的数据便立即被置入计数器的输出端。因此，的数据便立即被置入计数器的输出端。因此，异步置数控制端先预置一个初始状态，异步置数控制端先预置一个初始状态，。同步预置
22、数法适用于具有同步同步预置数法适用于具有同步预置数端的集成计数器。方法与预置数法类预置数端的集成计数器。方法与预置数法类似，不同的是，应在输入第似，不同的是，应在输入第N-1个计数脉冲个计数脉冲CP后，通过控制电路产生一个置数信号，使置后，通过控制电路产生一个置数信号，使置数控制端有效。然后再输入一个（第数控制端有效。然后再输入一个（第N个）计个）计数脉冲数脉冲CP时，计数器执行预置操作，重新将时，计数器执行预置操作，重新将预置状态置入计数器，从而实现预置状态置入计数器，从而实现N进制计数器。进制计数器。10 0 1 111TTC0Q3Q2Q1Q0D3D2D1D0LDCRTP74LS161CP
