1、第四章第四章组合逻辑电路组合逻辑电路 重难点：重难点：组合逻辑电路（芯片）的组合逻辑电路（芯片）的分析与设计分析与设计4.1组合逻辑电路的分析与设计组合逻辑电路的分析与设计4.4译码器译码器4.2组合逻辑电路的竞争冒险组合逻辑电路的竞争冒险4.3编码器编码器4.6加法器加法器4.5数据分配器与数据选择器数据分配器与数据选择器4.7数值比较器数值比较器4.1组合逻辑电路的分析与设计组合逻辑电路的分析与设计组合逻辑电路的一般框图组合逻辑电路的一般框图 在任何时刻，输出状态只取决于同一时刻各输入状态的在任何时刻，输出状态只取决于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路称为组合逻辑电路。组
2、合，而与先前状态无关的逻辑电路称为组合逻辑电路。它可用如下的逻辑函数来描述，即：它可用如下的逻辑函数来描述，即：Fi=fi(A1，A2，An)(i=1，2，m)，式中式中A1，A2，An为输入变量。为输入变量。组合逻辑电路的特点：组合逻辑电路的特点：（1）输出与输入之间没有反馈延迟通路；）输出与输入之间没有反馈延迟通路；（2）电路中不含记忆元件。）电路中不含记忆元件。一一.组合逻辑电路的分析组合逻辑电路的分析 组合逻辑电路的分析是对已知的逻辑电路用逻辑代数的组合逻辑电路的分析是对已知的逻辑电路用逻辑代数的原理加以解析，以判断其逻辑功能或提出改进方案。原理加以解析，以判断其逻辑功能或提出改进方案
3、。分析一般分为以下步骤分析一般分为以下步骤:(1)从已知的逻辑电路写出逻辑表达式。从已知的逻辑电路写出逻辑表达式。(2)运用逻辑代数变换和化简。运用逻辑代数变换和化简。(3)列出真值表。列出真值表。(4)根据真值表进行逻辑分析与改进。根据真值表进行逻辑分析与改进。下面通过实例具体说明分析过程：下面通过实例具体说明分析过程：例例1分析右图的逻辑电路。分析右图的逻辑电路。解：解：1）列出表达式）列出表达式2）变换或化简）变换或化简电路实现对电路实现对A、B的异或运算。的异或运算。T1=T2=T3=F=ABABAABBABBABAF=A +BABABBABABABBAA)()(3）真值表）真值表AB
4、F000011101110例例2分析右图的逻辑电路。分析右图的逻辑电路。解：解：1）列出表达式）列出表达式2）变换或化简）变换或化简ABCCABCABCAF3）真值表）真值表F=A+ABC+C=(A+C)+ABC=A+C+ABC=A+C=ABCABCABCCA ACF000011101111ACF&4）改进电路）改进电路ABCF&ABCAABCABCC电路实现对电路实现对A、C的或运算。的或运算。例例3分析右图中的逻辑电路分析右图中的逻辑电路CACBBAF BC A0001111001111111ABCF00000011010101111001101111011110真值表真值表ABCABCA
5、BCCBACBACBA变换化简变换化简F=A+B+C=A()+B()+C()=AB+AC+AB+BC+AC+BCABCCABCBABCA 解解:F=ABCF&ABCAABCC&ABCB从真值表可看出，电路的逻辑功从真值表可看出，电路的逻辑功能为：输入相同，输出为能为：输入相同，输出为0；输入相异，；输入相异，输出为输出为1。从逻辑表达式看，化简后为最简从逻辑表达式看，化简后为最简与或函数式，但不是最简单的与非逻与或函数式，但不是最简单的与非逻辑函数式。辑函数式。化简视实际情况而定。化简视实际情况而定。二二组合逻辑电路的设计组合逻辑电路的设计原理性逻辑原理性逻辑设计的一般步骤如下：设计的一般步骤
6、如下：(1)分析设计任务，确定输入、输出变量，分析设计任务，确定输入、输出变量，找到输出与输入之间的因果关系，列找到输出与输入之间的因果关系，列出真值表；出真值表；(2)根据真值表写出逻辑表达式根据真值表写出逻辑表达式,(3)化简变换逻辑表达式，从而画出逻辑化简变换逻辑表达式，从而画出逻辑图。图。例例1设计一个有三个输入变量设计一个有三个输入变量ABC的的奇偶校正电路。输入量奇偶校正电路。输入量1的个数为的个数为奇数时，输出奇数时，输出F为为1；输入量；输入量1的个的个数为偶数时，输出数为偶数时，输出F为为0。解：解：1）列真值表列真值表ABCF000000110101011010011010
7、11001111真值表真值表2）写出表达式）写出表达式ABCCBACBACBAF3）化简变换、画出逻辑电路）化简变换、画出逻辑电路CBABACABBA)()(ABBABABAABBAABBAABBA)(CBACBACBAF)(ABC1 1 F逻辑电路逻辑电路ABCCBACBACBAF例例2设三台电动机设三台电动机A、B、C，要求，要求(1)A开机则开机则B也开机；也开机；(2)B开机则开机则C也开机。如果不满足上述条件，即发生报警。试写出也开机。如果不满足上述条件，即发生报警。试写出报警信号逻辑表达式，并用与非门实现。报警信号逻辑表达式，并用与非门实现。CBBAF BCA 00 01 11 1
8、0011 111A B C F0 0 0 00 0 1 00 1 0 10 1 1 01 0 0 11 0 1 11 1 0 11 1 1 0真值表真值表CABCBACBACBAF 解解:设输出变量设输出变量F报警为报警为1，输入变量，输入变量ABC开机为开机为1。CBBA 逻辑表达式及化简变换逻辑表达式及化简变换逻辑电路逻辑电路ACF&B例例3试设计一个三人表决电路，多数人同意，提案通过，否试设计一个三人表决电路，多数人同意，提案通过，否则提案不通过。则提案不通过。BCA00 01 11 10011111真值表真值表ABCCABCBABCAF解：设输出变量解：设输出变量F，提案通过为，提案通
9、过为1，输入变，输入变量量A、B、C，表决同意为，表决同意为1。ACBCABABCF00000010010001111000101111011111=BC+AC+AB逻辑表达式及化简变换逻辑表达式及化简变换逻辑电路逻辑电路最简的逻辑表达式用一定规格的集成最简的逻辑表达式用一定规格的集成器件实现时，其电路结构不一定是最器件实现时，其电路结构不一定是最简单和最经济的，这是工程设计与原简单和最经济的，这是工程设计与原理设计的不同之处。理设计的不同之处。课堂练习课堂练习1：下图为两地控制一盏灯的电路。下图为两地控制一盏灯的电路。A、B为单刀双为单刀双掷开关，装在两地。设掷开关，装在两地。设F=1为灯亮
10、，开关向上，为灯亮，开关向上，A=1、B=1。试写出灯亮的逻辑式。试写出灯亮的逻辑式。A B F0 0 10 1 01 0 01 1 1 真值表真值表ABBAF 解解:BACABC ACBCF 解解:课堂练习课堂练习2：设计一个设计一个8421BCD码的检码电路，要求当输入量码的检码电路，要求当输入量DCBA2，或，或 7时，电路输出时，电路输出F为高电平，试用最少的为高电平，试用最少的2输入与输入与非门设计该电路。非门设计该电路。真值表真值表 BA DC 00 011110001101010000111011ACF&B&课堂练习课堂练习3：举重比赛有三个裁判员举重比赛有三个裁判员A、B、C，
11、另外有一个主裁判，另外有一个主裁判D。A、B、C裁判认为合格时为一票裁判认为合格时为一票,D裁判认为合格时为二票。裁判认为合格时为二票。多数通过时输出多数通过时输出F=1。试用与非门设计多数通过的表决电路。试用与非门设计多数通过的表决电路。CBADADBDCF解解:DCBAF1111真值表真值表111111111 DC AB00 01 11100010111111111011CBADADBDCF FABCD&前面分析组合逻辑电路时，都没有考虑门电路的延前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。实际上，从信号输入到输出迟时间对电路产生的影响。实际上，从信号输入到输出的过
12、程中，不同通路上门的级数不同，或者门电路平均的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。由于这个原因，可能会使逻辑电路产生级的时间不同。由于这个原因，可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。错误输出。通常把这种现象称为竞争冒险。4.2组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险一一.产生竞争冒险的原因产生竞争冒险的原因 与门与门G2的的2个输入信号个输入信号和和A在不同的时刻到达的现象，在不同的时刻到达的现象，通常称为通常称为竞争竞争，由此而产生输出干扰脉冲的
13、现象称为，由此而产生输出干扰脉冲的现象称为冒冒险险。由以上分析可知，当电路中存在由由以上分析可知，当电路中存在由非门非门产生的产生的互补信号互补信号，且在互补信号的且在互补信号的状态发生变化状态发生变化时就可能出现冒险现象，时就可能出现冒险现象，这是这是产生竞争冒险产生竞争冒险的原因之一。的原因之一。滞后滞后AA例如：逻辑电路如图所示例如：逻辑电路如图所示 电路输出逻辑表达式为电路输出逻辑表达式为F=AC+B，当当C和和B都为都为1时，时，F=A+=1与与A的状态无关的状态无关。但是，在但是，在A由由1变变0时，时，由由0变变1有一延迟时间有一延迟时间，在这个时间间隔，在这个时间间隔内，内，G
14、2和和G3的输出的输出AC和和B同时同时为为0，因而使输出出现一负跳变的，因而使输出出现一负跳变的窄脉冲，即冒险现象。窄脉冲，即冒险现象。工作波形图工作波形图二二.竞争冒险的消除竞争冒险的消除1.增加乘积项，消掉互补变量增加乘积项，消掉互补变量 例如，例如，F=AB+C，在，在B=C=1时时F=A+会产生竞争冒险。会产生竞争冒险。可以在表达式中增可以在表达式中增BC项，即项，即F=AB+C+BC不改变逻辑关不改变逻辑关系，但加入系，但加入BC项之后，在项之后，在B=C=l时时F=A+11=1，通过，通过BC项屏蔽了竞争冒险。项屏蔽了竞争冒险。2.加滤波电容加滤波电容 由于竞争冒险的尖脉冲都是窄
15、脉冲，可以在输出端接上几由于竞争冒险的尖脉冲都是窄脉冲，可以在输出端接上几百微微法的滤波电容，就可以消除冒险脉冲。百微微法的滤波电容，就可以消除冒险脉冲。4.3编码器编码器 将若干个将若干个0和和1按一定规律编排成按一定规律编排成二进制二进制代码，称为编代码，称为编码。完成编码工作的电路称为编码器。码。完成编码工作的电路称为编码器。特点：特点：1）编码器有若干个输入，在某一时刻编码器有若干个输入，在某一时刻只有一个输入信只有一个输入信号有效号有效，被转换为二进制代码。，被转换为二进制代码。该信号取值与其它输该信号取值与其它输入信号不同入信号不同，若为，若为1 1称称高电平输入有效高电平输入有效
16、，否则称否则称低电低电平输入有效平输入有效。2）编码器编码器输出为二进制代码输出为二进制代码。若输出代码按有效输入。若输出代码按有效输入端下标所对应的二进制编码输出，这种情况称为端下标所对应的二进制编码输出，这种情况称为输出输出高电平有效高电平有效；若输出代码按有效输入端下标所对应的；若输出代码按有效输入端下标所对应的二进制编码的反码输出，这种情况称为二进制编码的反码输出，这种情况称为输出低电平有输出低电平有效。效。由功能表可知：由功能表可知：编码器有编码器有4个输入信号，高电平有效；个输入信号，高电平有效；2位二进制代码输出，位二进制代码输出，高电平有效。高电平有效。逻辑表达式逻辑表达式:Y
17、1=0 1 I2 3+0 1 2I3 Y0=0 I1 2 3+0 1 2I3输入输入输出输出I0I1I2I3Y1Y0100000010001001010000111功能表功能表编码器编码器的工作原理的工作原理1.4线线-2线编码器线编码器逻辑电路逻辑电路值得注意值得注意：在逻辑图中，当：在逻辑图中，当I0I1I2I3=0000=0000和和I0I1I2I3=1000=1000时，时，Y1Y0=00，前者输出无效，而后者输出有效，这两种情况在，前者输出无效，而后者输出有效，这两种情况在实际中是必须加以区别的。实际中是必须加以区别的。10000000000100001111001000000111
18、0000改进逻辑电路改进逻辑电路电路中增加一个输出信号电路中增加一个输出信号GS，称为控制使能标志。输入信号，称为控制使能标志。输入信号中只要存在有效电平，则中只要存在有效电平，则GS=1，输出代码，输出代码0000为有效为有效；只有；只有I0I3均为均为0时，时，GS=0，此时的此时的输出代码输出代码00为无效代码为无效代码。4 4个输入的优先级别的高低个输入的优先级别的高低次序依次为次序依次为I I3 3、I I2 2、I I1 1、I I0 0。逻辑表达式为：逻辑表达式为：Y Y1 1=I I2 2 3 3+I I3 3Y0=I123+I3 由于有了无关项，逻辑表达由于有了无关项，逻辑表
19、达式比前面介绍的非优先编码式比前面介绍的非优先编码器简单些。器简单些。2.优先编码器优先编码器 上面讨论的编码器对输入信号有一定的要求，即任何时刻输上面讨论的编码器对输入信号有一定的要求，即任何时刻输入有效信号不能超过入有效信号不能超过1个。当同一时刻出现多个有效的输入个。当同一时刻出现多个有效的输入信号，会引起输出混乱。信号，会引起输出混乱。为保证工作可靠为保证工作可靠,电路必须采用优电路必须采用优先编码器，这种编码器能按事先安排的输入端优先次序输出先编码器，这种编码器能按事先安排的输入端优先次序输出代码。代码。输入输入输出输出I0I1I2I3Y1Y01000001000110101114线
20、线-2线优先编码器功能表线优先编码器功能表 二二.集成电路编码器集成电路编码器 在集成器件应用中，分析器件的工作原理应从功能表入手。在集成器件应用中，分析器件的工作原理应从功能表入手。1 18 8线线-3-3线优先编码器线优先编码器7414874148功能表功能表 输输入入输输出出EII0I1I2I3I4I5I6I7A2A1A0GSEO11111101111111111110000000100100101001101001001110110100111110001001111110101001111111100100111111111101工作原理：工作原理：(1)数据信号：输入数据信号：输入
21、I7I0低电平有效，优先权递减；输出低电平有效，优先权递减；输出A2AlA0低电平有效。低电平有效。(2)控制信号控制信号（EI、GS、EO）：）：EI输入使能端输入使能端（片选信号）（片选信号）:=0允许编码，允许编码，=1=1禁止编码。禁止编码。若若EI=0=0，且有有效输入信号，优先编码工作状态标志，且有有效输入信号，优先编码工作状态标志GS=0，表示，表示A2AlA0 为有效编码。为有效编码。例：例：I5=0，其余为其余为1，则，则A2AlA0=010，反码，反码2l0=101。若若EI=0=0，且，且I7I0 全为全为1 1，则，则GS=1，表示表示A2AlA0为无效编为无效编码，此
22、时，输出使能端码，此时，输出使能端EO=0（其它状态均为（其它状态均为1），表示有），表示有无效信号输入。无效信号输入。若若EI=1=1，A2AlA0=111，GS=1，A2AlA0无效无效。GS编码工作状态标志：编码工作状态标志：=0编码有效编码有效，=1编码无效。编码无效。EO输出使能端：输出使能端：=0有无效信号输入，有无效信号输入，=1有效信号输入。有效信号输入。12463465670IIIIEIIIIEIIIEIIEIA45675676772IIIIEIIIIEIIIEIIEIA245345671IIIEIIIIEIIEIIEIA(3)逻辑关系逻辑关系（利用输出为（利用输出为0列表达
23、式）列表达式）利用利用A+B=A+B和和A+=1的关系化简的关系化简45672IEIIEIIEIIEIA同理可得同理可得76543210IIIIIIIIEIEO EOEIEOEIGS(4)内部逻辑电路内部逻辑电路&1111111111111EOGS0A1A2A0I1I2I3I4I5I6I7IEI11 图中信号端有圆圈表示该信号是低电平有效，无圆圈图中信号端有圆圈表示该信号是低电平有效，无圆圈表示该信号是高电平有效。表示该信号是高电平有效。利用利用EO信号，信号，与另一片同样器件的与另一片同样器件的EI连接，可以组连接，可以组成多输入端的优先编码器成多输入端的优先编码器(5)74148编码器的图
24、形符号及引脚图编码器的图形符号及引脚图对低位对低位()编码，高位编码，高位()编码无效编码无效，输出输出DCBA在在1111111110001000之间变化，反码为之间变化，反码为0000000001110111。低位低位()禁止，高位禁止，高位()编码编码，输出输出DCBA在在0111011100000000之间变化，反码为之间变化，反码为1000100011111111。(6)应用举例应用举例 两片两片74148组成组成16位输入、位输入、4位二进制码输出的优先编码器，位二进制码输出的优先编码器，芯片芯片为低位，芯片为低位，芯片为高位。为高位。逻辑电路逻辑电路111()()均禁止编码均禁止
25、编码，GS=GSlGS2=l，输出无效输出无效。01 1 1 1 1 1 1011111000 1 1 1 1 1 1111110010111 工作原理工作原理当当EIEI2 2=0=0时，高位芯片时，高位芯片()()允许编码，但允许编码，但若无有效输入信号若无有效输入信号，则则EOEO2 2=0=0，从而使，从而使EIEI1 1=0=0，允许低位芯片允许低位芯片()()编码编码。这时高位。这时高位芯片芯片()()的的A2AlA0=111111，使与门，使与门C、B、A都打开，都打开，C、B、A的状态取决于低位芯片的状态取决于低位芯片()()的的A2AlA0，而，而D=GSD=GS2 2，总是
26、等，总是等于于1 1，所以，所以输出代码在输出代码在1111111110001000之间变化，其反码为之间变化，其反码为0000000001110111。当当EIEI2 2=0=0且且芯片芯片()()存在有效输入信号存在有效输入信号(至少一个输入为低电至少一个输入为低电平平)时，时，EOEO2 2=1=1，从而，从而EIEI1 1=1=1，高位芯片高位芯片()()编码编码，低位芯片低位芯片()()禁止编码禁止编码，其输出，其输出A A2 2A Al lA A0 0=111=111。显然，高位芯片。显然，高位芯片()()的的编码级别优先于低位片编码级别优先于低位片()()。此时。此时D=GSD=
27、GS2 2=O=O，C C、B B、A A取决于取决于高位片的高位片的A A2 2A Al lA A0 0，输出代码在输出代码在0111011100000000之间变化，其反码之间变化，其反码为为1000100011111111。整个电路实现了整个电路实现了1616位输入的优先编码，其中位输入的优先编码，其中I I1515具有最高的具有最高的优先级别，优先级别从优先级别，优先级别从I I1515至至I I0 0依次递减。依次递减。4.4译码器译码器 译码是编码的逆过程，也就是将译码是编码的逆过程，也就是将含有特定含义的二进含有特定含义的二进制代码制代码输入信号的原意翻译出来，既输入信号的原意翻
28、译出来，既变换为相应的输变换为相应的输出控制信号或者另一种形式的代码。出控制信号或者另一种形式的代码。完成此任务的组完成此任务的组合逻辑电路称为编码器。合逻辑电路称为编码器。译码器的输入信号是译码器的输入信号是二进制代码二进制代码，而输出信号通常有，而输出信号通常有两种情况。一种是两种情况。一种是一路控制信号一路控制信号，称，称为唯一地址译码为唯一地址译码器，它常用于计算机中对存储器单元地址译码，即将器，它常用于计算机中对存储器单元地址译码，即将每一个地址代码转换成一个有效信号，从而选中对应每一个地址代码转换成一个有效信号，从而选中对应的单元。的单元。另一种是另一种是多路控制信号多路控制信号，
29、称为代码变换器。，称为代码变换器。唯一地址译码器唯一地址译码器（74138型型二进制集成译码器二进制集成译码器）功能表功能表输输入入输输出出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y711111111111111111101111111110000001111111100001101111111000101101111110001111101111100100111101111001011111101110011011111101100111111111101).数据信号：输入数据信号：输入二进制代码二进制代码CBA高电平有效，输出高电平有效，输出Y0Y7低电平有效低电平有效。3).
30、译码状态各输出的逻辑表达式译码状态各输出的逻辑表达式:000mABCYABCY11mABCY22mABCY33mBACY44mABCY55mABCY66mACBY77mCBAY 用途用途:1）译码器）译码器能产生能产生3变量函数的全部最小项，利用这一点能够方变量函数的全部最小项，利用这一点能够方便地实现便地实现3变量逻辑函数。变量逻辑函数。2）常用于计算机中的地址译码。）常用于计算机中的地址译码。工作原理：工作原理：0G,0GB2A2 2).输入使能端输入使能端:G1=1，同时满足，同时满足,允许译码允许译码，否则禁止译码。，否则禁止译码。0Y1Y2Y3Y4Y5Y6YB2GA2G1GGABC7
31、Y1111111&74138逻辑电路及图形符号逻辑电路及图形符号解：解：1）将原式转化为最小项表达式）将原式转化为最小项表达式CBAACBABCBACABCABC)BB)(AA(C)CC)(AA(BF 例例1试用试用138译码器实现组合逻辑译码器实现组合逻辑函数函数F=B+C。765321YYYYYYF2）将输入变量将输入变量CBA变换为对变换为对应的应的Yi i端端3）画出逻辑电路）画出逻辑电路ABC解：设解：设Ai为被减数，为被减数，Bi为减数，为减数，Ci为低位借位，为低位借位，Ci+1为本位借位，为本位借位，Di为差。为差。1）列真值表）列真值表74217421mmmmmmmmDi例例
32、2试用试用138译码器构成一位全减器。译码器构成一位全减器。7421YYYY1111100011001010100110110110101110000000Ai Bi Ci Di Ci+12）写出最小项表达式并进行转换写出最小项表达式并进行转换7321YYYYCi3 3）画出一位减法器的逻辑图）画出一位减法器的逻辑图iiiDiCi+1在电子技术和计算机技术中在电子技术和计算机技术中,经过数字处理的信号经过数字处理的信号,常要常要送到数码显示器件显示送到数码显示器件显示,而数字处理信号是二进制数而数字处理信号是二进制数,显显示信号习惯用十进制数。示信号习惯用十进制数。数字显示器的任务就是将输入的
33、二进制代码翻译成数数字显示器的任务就是将输入的二进制代码翻译成数字显示代码，并输出至数码显示器显示。字显示代码，并输出至数码显示器显示。数字显示器包含两个部分：数字显示器包含两个部分：1）数码显示器件（工程上用得最多的是即发光二极管）数码显示器件（工程上用得最多的是即发光二极管显示器显示器LED）。）。2）显示译码器。）显示译码器。二二.数字显示器数字显示器 1.七段发光二极管显示器七段发光二极管显示器(LED)由七段发光二极管组成，有两种连接方式，即共阳极连接和共由七段发光二极管组成，有两种连接方式，即共阳极连接和共阴极连接。阴极连接。abcdefg 共阴极连接共阴极连接Vcc abcdef
34、ga bcde fg共阳极连接共阳极连接abcdefg若显示若显示，对共阳极连接，对共阳极连接，abcdefg=0100100,abcdefg若显示若显示，对共阴极连接，对共阴极连接，abcdefg=1111001,2.LED显示译码器显示译码器(7448芯片芯片)1111111111示示显显出出输输入入输输功功能能91100111001x181111110001x170000111110 x161111100110 x151101101010 x141100110010 x131001111100 x121011010100 x110000111000 x1译译码码0011111000011
35、000000111010110100000001零零灭灭11111111xxxxx0灯灯试试00000000(输入输入)xxxxxx灯灯灭灭形形字字gfedcbaBI/RBOABCDRBILT8功能说明功能说明 正常译码（正常译码（LT=1，RBI=1）输出高电平有效，显示器有显示，译码器只能与共阴极的输出高电平有效，显示器有显示，译码器只能与共阴极的LED显示器相配；显示器相配；当输入为当输入为0000,0010,0011,0101,0111,1000,1001时，输出时，输出a段为段为高电平高电平,其表达式为：其表达式为：ABCDABCDCBADABCDBACDABCDABCDYa 译码器
36、译码器abcdefgYaYbYcYdYeYfYg DCBALTRBIRBO灭灯输入灭灯输入BI/RBO有时作为输入，有时作为输出。当有时作为输入，有时作为输出。当BI/RBO作为输作为输入使用入使用，且且BI=0时，无论其他输入端是什么电平，所有各段时，无论其他输入端是什么电平，所有各段输出输出ag均为均为0，所以字形熄灭。，所以字形熄灭。试灯输入（试灯输入（LT=0）输出全为高电平输出全为高电平,显示器显示显示器显示“8”。利用此端可检查显示器。利用此端可检查显示器的好坏。的好坏。动态灭零输入动态灭零输入(RBI=0，LT=l，且，且DCBA=0000)各段输出为低电平，输入字形各段输出为低
37、电平，输入字形“0”熄灭，故称熄灭，故称“灭零灭零”。灭零输出灭零输出(RBO)当满足当满足“灭零灭零”条件时，输出端条件时，输出端BI/RBO=0；否则为；否则为1。该。该端主要用于多个译码器之间的连接，消去高位的零。端主要用于多个译码器之间的连接，消去高位的零。000010100101011DCBA LTDCBA LTDCBA LT777RBOBI/RBIRBIRBIaaaRBOBI/RBOBI/g g g 4.5数据选择器与数据分配器数据选择器与数据分配器 在计算机系统中，在计算机系统中，有时需要将某一路数据分配有时需要将某一路数据分配到不同的数据通道上，实现这种功能的电路称到不同的数据
38、通道上，实现这种功能的电路称为数据分配器，也称多路分配器。，有时需要为数据分配器，也称多路分配器。，有时需要把多个通道的数据经过选择传送到唯一的公共把多个通道的数据经过选择传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。称为数据选择器。一一数据数据分配器分配器工作原理工作原理输出输出Y0Y1Y2Y3输入输入D地址输入地址输入A0A1 例：例：用用74138译码器实现八路数据分译码器实现八路数据分配的功能。配的功能。00011011地址输入地址输入使能端使能端数数据据输输入入D数据输出数据输出当当G1=1，允许数据分配。，允许数据分
39、配。若将输入数据转送至输出端若将输入数据转送至输出端Y2=D，地址输入应为地址输入应为CBA=010。此时其余输出端均为此时其余输出端均为1 1，ABAGABCGGGY2221274138编码器作为数据分配器的功能表编码器作为数据分配器的功能表输输入入输输出出G1G2BG2ACBAY0Y1Y2Y3Y4Y5Y6Y7001111111110D000D111111110D0011D11111110D01011D1111110D011111D111110D1001111D11110D10111111D1110D110111111D110D1111111111D二二数据数据选择器选择器 工作原理工作原理
40、(四选一）四选一）输入输入D0D1D2D3输出输出Y选择输入选择输入A0A100011011 输出输出Y Y的表达式的表达式30010110210310iiiDmDAADAADAADAAY由此可见：由此可见：当当A0A1（mi）为控制）为控制信号，信号，Di为数据信号时，为数据信号时，输入输出逻辑关系为输入输出逻辑关系为四选四选一一选择器选择器 ；当当Di为控制信号，为控制信号，A0A1（mi）为数据信号时，）为数据信号时，输入输出逻辑关系为输入输出逻辑关系为二变二变量的逻辑函数。量的逻辑函数。74lS151集成电路数据选择器集成电路数据选择器输输入入输输出出使能使能G选选择择CBAY=100
41、000D00001D10010D20011D30100D40101D50110D60111D7功能表功能表(八选一）八选一）w70iiiDmY逻辑符号逻辑符号D0D1D2D3D4D5D6D774lS151GABCYW 输出输出Y Y的表达式的表达式2.74lS151集成电路数据选择器的应用集成电路数据选择器的应用例：试用例：试用74LS151实现真值表所示逻辑函数。实现真值表所示逻辑函数。解：解：1)根据真值表写出最小项表达式根据真值表写出最小项表达式D0D1D2D3D4D5D6D774lS151GABCYWABCY000000100100011110011010110111117643mmm
42、mABCCABCBABCAY70iiiDmY2)根据根据74LS151选择器的功能选择器的功能将将最小项表达式最小项表达式转换成对应的输出形式转换成对应的输出形式Y=m3D3+m4D4+m6D6+m7D73)将将D3D4D6D7接接1，式中没有出，式中没有出现的最小项为现的最小项为m0m1m2m5，其对，其对应的控制变量应的控制变量D0D1D2D5接接0，由，由此画出的逻辑图。此画出的逻辑图。CBAY0 0 0 1 1 0 1 10例：例：试用选择器试用选择器74LS151产生逻辑函数产生逻辑函数L=XYZ+XYZ+XY解：解：1)将将已知函数变换成最小项表达式已知函数变换成最小项表达式 XY
43、ZZXYZYXYZXL2)转换成对应的输出形式转换成对应的输出形式Y=m3D3+m5D5+m6D6+m7D73)将将D7、D6、D5、D3接接1，D4、D2、D1、D0接接0则则74LS151输出与输出与L的表达式完全相同。的表达式完全相同。逻辑电路图：逻辑电路图：D0D1D2D3D4D5D6D774lS151GABCYWZYXL0 0 0 1 0 1 1 104.6加法器加法器 计算机完成各种复杂运算的基础是算术加法运算。完成算术计算机完成各种复杂运算的基础是算术加法运算。完成算术加法运算的电路是加法器。加法运算的电路是加法器。一、一、半加器半加器 若只考虑了两个加数本身，不考虑由低位来的进
44、位，两个若只考虑了两个加数本身，不考虑由低位来的进位，两个1 1位二进制数相加，称为半加，实现半加运算的逻辑电路称为位二进制数相加，称为半加，实现半加运算的逻辑电路称为半加器。半加器。A和和B分别为被加数及加数，分别为被加数及加数，S为和数，为和数，C为进位数的半加器为进位数的半加器真值表为真值表为 ABSC0000011010101101 逻辑表达式为逻辑表达式为ABCBABABAS 逻辑电路逻辑电路 COABSCABC 1&S二、二、全加器全加器 全加器能进行加数、被加数和低位来的进位信号相加，并根全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。据求和结果
45、给出该位的进位信号。设设Ai和和Bi分别是被加数及加数，分别是被加数及加数，Ci为相邻低位来的进位数，为相邻低位来的进位数，Si为本位和数为本位和数(称为全加和称为全加和)，Ci+1为相邻高位的进位数，全加为相邻高位的进位数，全加器真值表为：器真值表为：逻辑表达式为逻辑表达式为1111110011101010100110110010100110000000Ci真值表真值表SiAiBiCi+1ii1iiiii1iiiii1iii1iii1iii1iiiiBACBABACBABACBACBACBACBAC)()(1iiiiCBAS)(逻辑电路逻辑电路)iiB(ACi AiBiAiBiCOCO4.7
46、数值比较器数值比较器 数字系统中，用来比较两个二进制数大小及是否相等的电数字系统中，用来比较两个二进制数大小及是否相等的电路称为数值比较器。路称为数值比较器。一、比较器的构成原理一、比较器的构成原理当当A和和B都是都是1位数二进制数时，它们的位数二进制数时，它们的取值和比较结果可取值和比较结果可由由1位数值比较器的真值表表示。位数值比较器的真值表表示。逻辑表达式逻辑表达式输输入入输输出出ABFABFABIABFAB3100A3B2100A3=B3A2B1100A3=B3A2=B2A1B0100A3=B3A2=B2A1=B1A0B、IAB、IABAB、I IABABAB=I=IABAB、IAB、
47、FA0110时，时，F3=l；当当A3A2A1A00110时，时，F2=1；而而A3A2A1A0=0110时，时，F1=1。可用一片可用一片74LS85比较器实现比较器实现上述逻辑功能。上述逻辑功能。A3A2A1A0F1F2F30000010000101000100100011010010001001010100110100011100110000011001001101000110110011100001F1 F2 F3100A3 0 A2 1 A1 1 A0 0小结小结1 1组合逻辑电路的特点：输出状态只决定于同一时刻的输组合逻辑电路的特点：输出状态只决定于同一时刻的输入状态，简单的组合逻
48、辑电路可由逻辑门电路组成。入状态，简单的组合逻辑电路可由逻辑门电路组成。2 2分析组合逻辑电路的步骤分析组合逻辑电路的步骤:（1 1）写出已知电路各输出端的逻辑表达式；）写出已知电路各输出端的逻辑表达式；（2 2）化简和变换逻辑表达式；）化简和变换逻辑表达式；（3 3）列出真值表，确定功能。）列出真值表，确定功能。3 3设计设计逻辑逻辑门组合逻辑电路的步骤大致是门组合逻辑电路的步骤大致是:（1 1）根据命题列出真值表；）根据命题列出真值表；（2 2）写出输出端的逻辑表达式；）写出输出端的逻辑表达式；（3 3）化简和变换逻辑表达式；）化简和变换逻辑表达式；（4 4）画出逻辑图。）画出逻辑图。小结
49、小结 常用的中规模组合逻辑器件包括编码器、译码器、数据选常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数据分配器、加法器、数值比较器。这些组合逻辑择器、数据分配器、加法器、数值比较器。这些组合逻辑器件功能灵活，器件功能灵活，扩展方便，扩展方便，便于构成较复杂的逻辑系统。便于构成较复杂的逻辑系统。应用组合逻辑器件进行组合电路设计时，应用的原理和步应用组合逻辑器件进行组合电路设计时，应用的原理和步骤与用骤与用逻辑逻辑门门设计设计组合电路基本一致，但应注意：组合电路基本一致，但应注意：（1 1）对逻辑表达式的变换与化简的目的是使其尽可能与组合对逻辑表达式的变换与化简的目的是使其尽可能与组合逻辑器件的输出形式一致，而不是尽量简化；逻辑器件的输出形式一致，而不是尽量简化；（2 2）应考虑充分合理应用组合器件的功能，尽量选用较少）应考虑充分合理应用组合器件的功能，尽量选用较少种种类类的器件和较简单的器件满足设计要求。的器件和较简单的器件满足设计要求。（3 3）当当只需组合器件的部分功能时，需要对有关输入、输出只需组合器件的部分功能时，需要对有关输入、输出信号作适当的处理信号作适当的处理；当；当出现一个组合器件不能满足设计要出现一个组合器件不能满足设计要求求时时，需要对组合器件进行扩展。，需要对组合器件进行扩展。
