1、计算机硬件技术基础计算机硬件技术基础学时数安排学时数安排讲课：讲课：54学时学时实验：实验：36学时学时课件制作：课件制作：黄黄 勤勤 甘思源甘思源 李李 楠楠 联系电话：联系电话：6510655465106554第一章第一章 微型计算机基础微型计算机基础第二章第二章 IntelIntel系列微处理系列微处理器器 第三章第三章 8048680486微处理器指令系统微处理器指令系统 第四章汇编语言程序设计第四章汇编语言程序设计 第五章第五章 存储器及存储管理存储器及存储管理第六章输入第六章输入/输出方式与接口芯片输出方式与接口芯片 第七章外设接口技术第七章外设接口技术 第八章总线第八章总线 目目
2、 录录 教学目标教学目标 介绍微机的基本知识以及微机系统的结构、工作原理、介绍微机的基本知识以及微机系统的结构、工作原理、主要性能指标和现代微机的先进技术。主要性能指标和现代微机的先进技术。学习要求学习要求 通过本章的学习，要求了解微机的基本结构、简单工作通过本章的学习，要求了解微机的基本结构、简单工作过程及现代微机的基本知识。过程及现代微机的基本知识。第一章第一章 微型计算机基础微型计算机基础 讲授内容讲授内容第一章第一章 微型计算机基础微型计算机基础第一节第一节 微型计算机的组成微型计算机的组成第二节第二节 微型计算机的硬件结构及简单工作过程微型计算机的硬件结构及简单工作过程第三节第三节
3、微型计算机中的先进计算机技术微型计算机中的先进计算机技术 第四节微型计算机的主要性能指标及典型第四节微型计算机的主要性能指标及典型微型计算机微型计算机 第一节第一节 微型计算机的组成微型计算机的组成二、微型计算机的硬件组成二、微型计算机的硬件组成一、微型计算机系统的组成一、微型计算机系统的组成硬件和软件两大部分组成硬件和软件两大部分组成1.1.存储器存储器 存储器是计算机中存储程序和数据的部件。计算机的存储器分为存储器是计算机中存储程序和数据的部件。计算机的存储器分为两大部分，一部分为内部存储器或主存储器，简称内存或主存；另一两大部分，一部分为内部存储器或主存储器，简称内存或主存；另一部分为外
4、部存储器或辅助存储器，简称外存或辅存。部分为外部存储器或辅助存储器，简称外存或辅存。存储容量存储容量 描述存储器存储二进制信息量多少的指标。存储二进制信描述存储器存储二进制信息量多少的指标。存储二进制信息的基本单位是位（息的基本单位是位（bitbit，b b）。一般把）。一般把8 8个二进制位组成的个二进制位组成的通用基本单元叫作字节（通用基本单元叫作字节（ByteByte，B B）。微型计算机中通常以）。微型计算机中通常以字节为单位表示存储容量。字节为单位表示存储容量。1024B1024B为为1KB 1024KB1KB 1024KB为为1MB 1024MB1MB 1024MB为为1GB 10
5、24GB1GB 1024GB为为1 1TB TB 存储速度存储速度 描述存储器工作快慢程度的指标，它指信息存入存储器和从描述存储器工作快慢程度的指标，它指信息存入存储器和从存储器中取出所需要的时间。存储器中取出所需要的时间。存储的类型存储的类型 半导体存储器半导体存储器 磁记录存储器磁记录存储器 光盘存储器光盘存储器 2.2.微处理器微处理器 微处理器是微型计算机的运算和控制指挥中心。不同的微处理器，微处理器是微型计算机的运算和控制指挥中心。不同的微处理器，其性能有所不同，但基本组成是相同的，由运算器、控制器和寄存器其性能有所不同，但基本组成是相同的，由运算器、控制器和寄存器阵列三个主要部件组
6、成。阵列三个主要部件组成。运算器运算器 执行算术运算和逻辑运算的部件，由累加器（执行算术运算和逻辑运算的部件，由累加器（AccumulatorAccumulator，A A）、暂存器（）、暂存器（TemporaryTemporary，TMPTMP）、算术逻辑单元（）、算术逻辑单元（ArithmaticArithmatic Logic UnitLogic Unit，ALUALU）、标志寄存器（）、标志寄存器（Flag RegistersFlag Registers，F F）和一些逻）和一些逻辑电路组成。辑电路组成。累加器累加器算术逻辑单元算术逻辑单元标志寄存器标志寄存器CFCF进位标志进位标志
7、CF=CF=1 1 运算时产生了进运算时产生了进/借位借位 0 0 运算时无进运算时无进/借位借位 ZFZF零标志零标志 ZF=ZF=1 1 运算结果为运算结果为0 0 0 0 运算结果非零运算结果非零 SFSF符号标志符号标志 SF=SF=1 1 运算结果为负运算结果为负 0 0 运算结果为正运算结果为正 AFAF辅助进位标志辅助进位标志 AF=AF=1 1 运算时有辅助进运算时有辅助进/借位借位 0 0 运算时无辅助进运算时无辅助进/借位借位 PFPF奇偶标志奇偶标志 PF=PF=1 1 运算结果中运算结果中“1”1”的个数为偶数的个数为偶数 0 0 运算结果中运算结果中“1”1”的个数为
8、奇数的个数为奇数 OFOF符号标志符号标志 OF=OF=1 1 有溢出有溢出0 0 无溢出无溢出如：两无符号数如：两无符号数A A、B B进行比较进行比较 ：=若若A AB B 后有后有 ZF=1ZF=1，则，则 A BA B若若A AB B 后有后有 CF=1CF=1，则，则 A BA B若是带符号数进行大小比较，能用若是带符号数进行大小比较，能用CFCF标志来判断？标志来判断？例：例：A=FFHA=FFH，B=01HB=01H；A AB=FEHB=FEH，此时，此时CF=0CF=0，A AB B？对带符号数的大小判断有两种方法对带符号数的大小判断有两种方法方法一：数值与符号分开判断方法一：
9、数值与符号分开判断方法二：数值与符号同时判断方法二：数值与符号同时判断例：若例：若A A0 0，B B0 0，应有，应有A AB B 成立成立 A=100DA=100D，B=B=50D50D，A AB B有：有：0 1 1 0 0 1 0 0 B 0 0 1 1 0 0 1 0 B 1 0 0 1 0 1 1 0 B SF=1 AB？A=15DA=15D，B=B=5D5D，A AB B有：有：0 0 0 0 1 1 1 1 B 0 0 0 0 0 1 0 1 B 0 0 0 1 0 1 0 0 B SF=0 AB？对带符号数的大小判断应先判溢出标志对带符号数的大小判断应先判溢出标志 OF OF
10、，即，即A AB B 后，若后，若OF=1 OF=1 则则 SF=1 A SF=1 A B B SF=0 A SF=0 A B B 若若OF=0 OF=0 则则 SF=0 A SF=0 A B B SF=1 A SF=1 A B B 控制器控制器 控制器是指令执行部件，包括取指令、分析指令（指令译码）和控制器是指令执行部件，包括取指令、分析指令（指令译码）和执行指令，由指令寄存器（执行指令，由指令寄存器（Instruction RegisterInstruction Register，IRIR）、指令译码）、指令译码器（器（Instruction DecoderInstruction Deco
11、der，IDID）和定时控制电路（）和定时控制电路（Timing and Timing and ControlControl）等组成。）等组成。寄存器阵列寄存器阵列 寄存器阵列主要包含两类寄存器，一是通用寄存器，供用户使用；寄存器阵列主要包含两类寄存器，一是通用寄存器，供用户使用；二是一些用途固定的专用寄存器，如程序计数器、堆栈指示器。二是一些用途固定的专用寄存器，如程序计数器、堆栈指示器。程序计数器程序计数器PCPC用于存放下一条要执行的指令在存储器中存放的地址。用于存放下一条要执行的指令在存储器中存放的地址。堆栈和堆栈指示器堆栈和堆栈指示器SPSP 堆栈是一块设在内存中按先进后出（堆栈是一
12、块设在内存中按先进后出（First In Last OutFirst In Last Out，FILOFILO）原）原则组织的存储区域，用于存放数据。数据存入栈区称为压入（则组织的存储区域，用于存放数据。数据存入栈区称为压入（PUSHPUSH），），从栈区中取出数据称为弹出（从栈区中取出数据称为弹出（POPPOP）。）。三、微型计算机的软件组成三、微型计算机的软件组成 堆栈指示器堆栈指示器SP用于指用于指示当前栈顶元素所在的位示当前栈顶元素所在的位置，无论是压栈还是弹栈置，无论是压栈还是弹栈总是在栈顶进行的。随着总是在栈顶进行的。随着对堆栈的压入和弹出操作，对堆栈的压入和弹出操作，SP的值会自
13、动变化，的值会自动变化，NN-1N-K+1N-K 堆栈区堆栈区（K个单元个单元）SP数据存放方式为数据存放方式为先进后出先进后出(FILO)3.3.输入输出设备输入输出设备 输入设备输入设备输出设备输出设备 计算机的软件包含系统软件和应用软件两部分。系统软件是使用和计算机的软件包含系统软件和应用软件两部分。系统软件是使用和管理计算机的软件，如操作系统、数据库管理系统、网络管理系统以及管理计算机的软件，如操作系统、数据库管理系统、网络管理系统以及各种语言处理程序、系统维护程序等。应用软件则是用户根据自己的需各种语言处理程序、系统维护程序等。应用软件则是用户根据自己的需要，为解决某一实际问题而编制
14、的程序，如企业的财务管理、人事管理，要，为解决某一实际问题而编制的程序，如企业的财务管理、人事管理，设备状态监测的数据采集与处理等。设备状态监测的数据采集与处理等。第二节第二节 微型计算机的硬件结构微型计算机的硬件结构 及简单工作过程及简单工作过程一、硬件结构一、硬件结构 微型计算机在硬件上普遍采用总线结构，总线结构使系统构成微型计算机在硬件上普遍采用总线结构，总线结构使系统构成方便，并具有很好的可维护性和可扩展性。方便，并具有很好的可维护性和可扩展性。二、总线二、总线 所谓总线，就是一组用于信息公共传输的信号线，连在总线上的所谓总线，就是一组用于信息公共传输的信号线，连在总线上的所有部件均能
15、使用的公共线路，但使用必须是分时的。按传输信息方所有部件均能使用的公共线路，但使用必须是分时的。按传输信息方向，总线分为只能单方向传输信息的单向总线和可以双向传送信息的向，总线分为只能单方向传输信息的单向总线和可以双向传送信息的双向总线。按传输信息类别，总线分为传输数据信息的数据总线双向总线。按传输信息类别，总线分为传输数据信息的数据总线（Data Bus,DBData Bus,DB）、传输地址信息的地址总线（）、传输地址信息的地址总线（Address Bus Address Bus，AB AB）和传输控制信息的控制总线（和传输控制信息的控制总线（Control Bus,CBControl B
16、us,CB）。）。三、三、数据总线、地址总线、控制总线数据总线、地址总线、控制总线因为数据传输是双向的，故因为数据传输是双向的，故DBDB是双向总线。是双向总线。DBDB的位数的位数越宽，一次数据传输的信息量就越大，越宽，一次数据传输的信息量就越大，8 8位位DBDB一次只能一次只能传输传输1 1个字节的数据信息，而个字节的数据信息，而6464位位DBDB则一次可以传输则一次可以传输8 8个字节的数据信息。个字节的数据信息。数据总线数据总线DBDB因为地址信息总是由微处理器发出，寻址存储器或外设，因为地址信息总是由微处理器发出，寻址存储器或外设，故故ABAB为单向总线。为单向总线。ABAB的位
17、数越宽，寻址的空间就越大。的位数越宽，寻址的空间就越大。8 8位微处理器的地址总线为位微处理器的地址总线为1616位，即有位，即有ABAB1515ABAB0 0 16 16条地址条地址线，寻址范围为线，寻址范围为2 21616=64KB=64KB；目前生产的微处理器寻址范围；目前生产的微处理器寻址范围已达到已达到6464GBGB。CBCB包括微处理器向存储器发送的读选通信号包括微处理器向存储器发送的读选通信号RDRD、写选通、写选通信号信号WRWR，以及外设向微处理器发送的中断请求信号，以及外设向微处理器发送的中断请求信号NMINMI、INTRINTR等。控制总线的各位作用不同，且一般都是单向
18、的。等。控制总线的各位作用不同，且一般都是单向的。地址总线地址总线ABAB控制总线控制总线CBCB 根据总线的组织方式，可把微型计算机的硬件结构分为单总线、面根据总线的组织方式，可把微型计算机的硬件结构分为单总线、面向微处理器双总线和面向存储器双总线结构。向微处理器双总线和面向存储器双总线结构。单总线结构的微型计算机单总线结构的微型计算机 面向微处理器的双总线结构微型计算机面向微处理器的双总线结构微型计算机 面向存储器的双总线结构微型计算机面向存储器的双总线结构微型计算机四、简单工作过程四、简单工作过程取指令、分析指令、执行指令取指令、分析指令、执行指令 以一个简单程序执行过程为例，说明计算机
19、是怎样工作的。程序功能：以一个简单程序执行过程为例，说明计算机是怎样工作的。程序功能：5CH+2EH，如结果无溢出，将结果存放到内存，如结果无溢出，将结果存放到内存0200H单元后停机；如有溢单元后停机；如有溢出，则直接停机。出，则直接停机。程序如下：程序如下：ORG 1000H 对应机器码对应机器码1：MOVA，5CH；B0H 5CH2：ADDA，2EH；04H 2EH3：JO100AH；70H 0AH4：MOV(0200H),A;10H A2H 00H 02H5:HLT;F4H第三节第三节 微型计算机中的先进计算机技术微型计算机中的先进计算机技术一、中断技术一、中断技术 计算机暂停（或称为
20、挂起）正在执行的程序转去处理随机事件，计算机暂停（或称为挂起）正在执行的程序转去处理随机事件，随机事件处理完毕后，再恢复执行原来的程序的过程称为中断。随机事件处理完毕后，再恢复执行原来的程序的过程称为中断。二、流水线技术二、流水线技术 流水线（流水线（PipelinePipeline）技术是一种将一条指令的执行过程分解为）技术是一种将一条指令的执行过程分解为多个步骤，并让几条指令的不同步骤操作在时间上重叠，从而实现多个步骤，并让几条指令的不同步骤操作在时间上重叠，从而实现几条指令并行处理，提高程序运行速度的技术。每一个步骤均由一几条指令并行处理，提高程序运行速度的技术。每一个步骤均由一个独立的
21、电路来完成，若干个完成不同操作步骤的电路组成了指令个独立的电路来完成，若干个完成不同操作步骤的电路组成了指令流水线。流水线。三、乱序执行技术三、乱序执行技术 所谓乱序执行（所谓乱序执行（Out of Order ExecutionOut of Order Execution）技术就是允许指令）技术就是允许指令按照不同于程序中指定的顺序发送给执行部件，从而加速程序执行过按照不同于程序中指定的顺序发送给执行部件，从而加速程序执行过程的一种最新技术。它本质上是按数据流驱动原理工作的（传统的计程的一种最新技术。它本质上是按数据流驱动原理工作的（传统的计算机都是按指令流驱动原理工作的），根据操作数是否准
22、备好来决定算机都是按指令流驱动原理工作的），根据操作数是否准备好来决定一条指令是否立即执行。不能立即执行的指令先搁置一边，而把能立一条指令是否立即执行。不能立即执行的指令先搁置一边，而把能立即执行的后续指令提前执行。即执行的后续指令提前执行。四、推测执行技术四、推测执行技术 推测执行技术（或称为预测执行技术）是为了充分发挥流水线与推测执行技术（或称为预测执行技术）是为了充分发挥流水线与并行执行技术和分支超顺序执行技术而采取的一种先进计算机技术。并行执行技术和分支超顺序执行技术而采取的一种先进计算机技术。五、高速缓冲存储器技术五、高速缓冲存储器技术 在在3232位微机中，为了加快处理速度，在位微
23、机中，为了加快处理速度，在CPUCPU与主存储器之间增设与主存储器之间增设了一级或两级高速小容量存储器，称之为高速缓冲存储器（了一级或两级高速小容量存储器，称之为高速缓冲存储器（CacheCache）。）。高速缓冲存储器的存取速度比主存要快一个数量级，大体与高速缓冲存储器的存取速度比主存要快一个数量级，大体与CPUCPU的速的速度相当。度相当。CPUCPU在取指令或取操作数时，首先看其是否在高速缓冲存储在取指令或取操作数时，首先看其是否在高速缓冲存储器中，不在时才访问主存储器。指令或操作数在高速缓冲存储器中器中，不在时才访问主存储器。指令或操作数在高速缓冲存储器中时，称为时，称为“命中命中”，
24、反之称为，反之称为“未命中未命中”。CPUCache内内 存存速度相当速度相当六、虚拟存储器技术六、虚拟存储器技术 虚拟存储器技术是一种通过硬件和软件结合扩大用户可用存储空虚拟存储器技术是一种通过硬件和软件结合扩大用户可用存储空间的技术。它在内存储器和外存储器（软盘、硬盘或光盘）之间增加间的技术。它在内存储器和外存储器（软盘、硬盘或光盘）之间增加一些的硬件和软件，使两者形成一个有机整体。一些的硬件和软件，使两者形成一个有机整体。例：设例：设 80386 中的中的 Cache 为为 32K若在一程序执行到一条转移指令若在一程序执行到一条转移指令JMP NEXT未命中未命中 JMP NEXT NE
25、XT:MOV A，5CH 32K (Cache)内内 存存CPU 将将 NEXT 以下以下 32K 程序复制到程序复制到 Cache 中中第四节微型计算机的主要性能指标及典型第四节微型计算机的主要性能指标及典型 微型计算机微型计算机 一、主要性能指标一、主要性能指标字长字长存储容量存储容量运算速度运算速度外设扩展能力外设扩展能力软件配置软件配置指计算机内部一次可以处理的二进制数码的位数。指计算机内部一次可以处理的二进制数码的位数。计算机的运算速度一般用每秒钟所能执行的指令条数来计算机的运算速度一般用每秒钟所能执行的指令条数来表示。由于不同类型的指令的执行时间不同，因而运算表示。由于不同类型的指
26、令的执行时间不同，因而运算速度的计算方法也不同，速度的计算方法也不同，指微型计算机配接各种外部设备的可能性、灵活性指微型计算机配接各种外部设备的可能性、灵活性和适应性。和适应性。软件是计算机的重要组成部分，它配置是否齐全，直接软件是计算机的重要组成部分，它配置是否齐全，直接关系到计算机性能的好坏和效率的高低。关系到计算机性能的好坏和效率的高低。二、二、PCPC系列微机简介系列微机简介 （教材（教材P P1515P P17 17 自学）自学）三、三、PC486PC486硬件特点硬件特点 （教材（教材P P1717P P21 21 自学）自学）四、四、PC PentiumPC Pentium的硬件
27、特点的硬件特点 （教材（教材P P2121P P22 22 自学）自学）第二章第二章 IntelIntel系列微处理器系列微处理器 教学目标教学目标 学习要求学习要求 讲授内容讲授内容 介绍微处理器的基本概念，介绍微处理器的基本概念，80 x86微处理器的体系结构、微处理器的体系结构、工作方式及引脚功能。工作方式及引脚功能。通过本章的学习，要求掌握通过本章的学习，要求掌握Intel80 x86系列微处理器内部系列微处理器内部结构的特点，工作方式及方式转换，常用引脚功能的特点。结构的特点，工作方式及方式转换，常用引脚功能的特点。第二章第二章 IntelIntel系列微处理器系列微处理器 第一节第
28、一节 IntelIntel系列微处理器概述系列微处理器概述 第二节第二节 8048680486微处理器的体系结构微处理器的体系结构 第三节第三节 PentiumPentium微处理器的体系结构微处理器的体系结构 一、一、808680868088 8088 微处理器微处理器 8086 8086 是标准是标准1616位微处理器，内外数据总线都为位微处理器，内外数据总线都为1616位；位；8088 8088 是准是准1616位微处理器，内数据总线为位微处理器，内数据总线为1616位，外数据总线为位，外数据总线为8 8位。位。808680868088 8088 除了外数据位数及与此相关的部分逻辑稍有不
29、同外，内部结构和基本除了外数据位数及与此相关的部分逻辑稍有不同外，内部结构和基本性能相同，指令系统完全兼容。性能相同，指令系统完全兼容。在在8086808680888088的设计中，引人了两个重要的概念：的设计中，引人了两个重要的概念：指令流水线指令流水线 存储器分段存储器分段 这两个概念在以后升级的这两个概念在以后升级的INTELINTEL系列微处理器中一直被沿用和发展。系列微处理器中一直被沿用和发展。正是这两个概念的引入，使正是这两个概念的引入，使808680868088 8088 与原来的与原来的8 8位微处理器相比，在位微处理器相比，在运行速度、处理能力和对存储空间访问等性能方面有很大
30、提高。运行速度、处理能力和对存储空间访问等性能方面有很大提高。第一节第一节 IntelIntel系列微处理器概述系列微处理器概述 8086/80888086/8088内部结构示意图内部结构示意图总线接口单元总线接口单元BIUBIU由段寄存器（由段寄存器（CSCS、DSDS、SSSS、ESES）、指令指针寄存器）、指令指针寄存器（IPIP）、内部暂存器、指令队列、地址加法器及总线控制电路组成。它）、内部暂存器、指令队列、地址加法器及总线控制电路组成。它的主要作用是的主要作用是负责执行所有的负责执行所有的“外部总线外部总线”操作操作，即当，即当EUEU从指令队列中从指令队列中取走指令时，取走指令时
31、，BIUBIU即从内存中取出后续的指令代码放入队列中；当即从内存中取出后续的指令代码放入队列中；当EUEU需要需要数据时，数据时，BIUBIU根据根据EUEU输出的地址，从指定的内存单元或外设中取出数据供输出的地址，从指定的内存单元或外设中取出数据供EUEU使用；当运算结束时，使用；当运算结束时，BIUBIU将运算结果送给指定的内存单元或外设。将运算结果送给指定的内存单元或外设。指令队列指令队列主要使主要使8086/80888086/8088的的EUEU和和BIUBIU并行工作，取指令操作、分析指令并行工作，取指令操作、分析指令操作重叠进行，从而形成了两级指令流水线结构，减少了操作重叠进行，从
32、而形成了两级指令流水线结构，减少了CPUCPU为取指令而为取指令而必须等待的时间，提高了必须等待的时间，提高了CPUCPU的利用率，加快了整机运行速度，也降低了的利用率，加快了整机运行速度，也降低了对存储器存取速度的要求。对存储器存取速度的要求。执行单元执行单元EU EU 由通用寄存器、运算数据寄存器、算术逻辑单元（由通用寄存器、运算数据寄存器、算术逻辑单元（ALUALU）及）及EUEU控制电路组成。它的主要作用是控制电路组成。它的主要作用是分析和执行指令分析和执行指令，即，即EUEU控制电路从指控制电路从指令队列令队列取出指令代码取出指令代码，经，经译码译码，发出相应的控制信号；数据在，发出
33、相应的控制信号；数据在ALUALU中进中进行运算；运算过程及结果的某些特征保留在标志寄存器（行运算；运算过程及结果的某些特征保留在标志寄存器（EFLAGSEFLAGS）中。）中。段寄存器段寄存器为为8086/80888086/8088采用存储器分段管理提供了主要的硬件支持。采用存储器分段管理提供了主要的硬件支持。8086/80888086/8088可寻址的存储器空间为可寻址的存储器空间为1MB1MB。通过分段管理，把。通过分段管理，把1MB1MB的物理存储的物理存储空间分成若干逻辑段，空间分成若干逻辑段，每段最大为每段最大为6464KBKB。段的起始单元地址叫。段的起始单元地址叫段基址段基址。
34、存储器的分段方式存储器的分段方式不是唯一不是唯一的，各段之间可以的，各段之间可以连续连续、分离分离、部分重叠部分重叠和和完全重叠完全重叠。这主要取决于对各个段寄存器的预置内容。一个具体的存储。这主要取决于对各个段寄存器的预置内容。一个具体的存储单元的物理地址，可以属于一个逻辑段，也可以同属于几个逻辑段。单元的物理地址，可以属于一个逻辑段，也可以同属于几个逻辑段。8086/80888086/8088的的4 4个当前段分别称为：个当前段分别称为：代码段代码段、数据段数据段、堆栈段堆栈段、附加段附加段 采用存储器分段管理后，采用存储器分段管理后，存储器地址存储器地址有有物理地址物理地址和和逻辑地址逻
35、辑地址之分。之分。CPUCPU访问存储器访问存储器时，地址总线时，地址总线ABAB上送出的是上送出的是物理地址物理地址。编程时编程时则采用则采用逻辑地址逻辑地址，逻辑地址有段基址和段内偏移地址两部分组，逻辑地址有段基址和段内偏移地址两部分组成，两者都是成，两者都是1616位。位。由由1616位逻辑地址变换为位逻辑地址变换为2020位物理地址的关系如下：位物理地址的关系如下：物理地址物理地址=段基址段基址*16+16+段内偏移段内偏移 物理地址的生成是在物理地址的生成是在BIUBIU的地址加法器中完成的。的地址加法器中完成的。物理地址生成示意图物理地址生成示意图二、二、8028680286微处理
36、器微处理器 80286 80286是一种增强微处理器型标准是一种增强微处理器型标准1616位微处理器。与位微处理器。与8086/80888086/8088相比，相比，结构上的改进与性能上的提高主要体现在以下几个方面：结构上的改进与性能上的提高主要体现在以下几个方面：内部有执行单元（内部有执行单元（EUEU）、总线单元（）、总线单元（BUBU）、指令单元（）、指令单元（IUIU）和地）和地址单元（址单元（AUAU）4 4个独立的部分并行操作，可实现个独立的部分并行操作，可实现4 4级流水线级流水线作业，使数据作业，使数据吞吐率大大提高吞吐率大大提高。地址总线与数据总线完全分开使用。地址总线与数据
37、总线完全分开使用。存储空间有两种工作方式：存储空间有两种工作方式：实地址方式实地址方式和和保护虚拟地址方式保护虚拟地址方式（保（保护方式）。实地址方式有护方式）。实地址方式有1 1MBMB的空间；保护方式有的空间；保护方式有1616MBMB的空间。的空间。在保护方式下，在保护方式下，4 4个段寄存器装入的不再是段基址，而是指向段个段寄存器装入的不再是段基址，而是指向段描述符表中某个段描述符的索引值，称为段选择符。描述符表中某个段描述符的索引值，称为段选择符。总之，总之，8028680286主要是增强了主要是增强了多用户多用户、多任务多任务系统所必须的任务转换功系统所必须的任务转换功能、虚拟存储
38、器管理功能和多种保护功能，能、虚拟存储器管理功能和多种保护功能，不仅运算速度大为提高，而不仅运算速度大为提高，而且支持多用户、多任务操作。且支持多用户、多任务操作。三、三、80386/8048680386/80486微处理器微处理器 80386/8048680386/80486是针对多用户和多任务的应用而推出的是针对多用户和多任务的应用而推出的3232位微处理器，位微处理器，与与8028680286相比，它在结构和性能上的主要特点如下：相比，它在结构和性能上的主要特点如下：内部寄存器数量明显增加，它具有全内部寄存器数量明显增加，它具有全3232位数据处理能力，还可以进行位数据处理能力，还可以进
39、行6464位的数据运算。位的数据运算。片内存储管理部件可实现段页式存储管理，比片内存储管理部件可实现段页式存储管理，比8028680286可提供更大的虚拟可提供更大的虚拟存储空间和物理存储空间。存储空间和物理存储空间。比比8028680286新增了一种保护模式下的工作方式，即虚拟新增了一种保护模式下的工作方式，即虚拟80868086方式。方式。8048680486增加到增加到6 6级指令流水线级指令流水线。提供了提供了3232位外部总线接口，最大数据传输速率显著提高。位外部总线接口，最大数据传输速率显著提高。运算速度大大加快。运算速度大大加快。四、四、Pentium Pentium 微处理器微
40、处理器 Pentium Pentium 是一种高性能的是一种高性能的6464位微处理器，它对位微处理器，它对8048680486作了下列重大作了下列重大的改进的改进：采用超标量体系结构，内含两条指令流水线。采用超标量体系结构，内含两条指令流水线。内置的浮点运算部件采用超流水线技术。内置的浮点运算部件采用超流水线技术。增加了分支指令预测。增加了分支指令预测。内置了指令和数据两个独立的超流水线技术。内置了指令和数据两个独立的超流水线技术。采用采用6464位外部数据总线位外部数据总线。引入了大型计算机中采用的内部错误检测、功能冗余校验和错误报告引入了大型计算机中采用的内部错误检测、功能冗余校验和错误
41、报告等自诊断功能。等自诊断功能。进行了更多的可测性设计进行了更多的可测性设计。提供了独特的性能监察功能，以利于软、硬件产品的优化和升级。提供了独特的性能监察功能，以利于软、硬件产品的优化和升级。提供了灵活的存储器页面管理功能提供了灵活的存储器页面管理功能。第二节第二节 8048680486微处理器的体系结构微处理器的体系结构 一、一、8048680486的体系结构特点的体系结构特点 80486 80486是是3232位高性能处理器，它以提高性能和面向多处理器系统结构位高性能处理器，它以提高性能和面向多处理器系统结构为主要目标，它具有如下的特点为主要目标，它具有如下的特点：8048680486采
42、用的是单倍的时钟频率，即在采用的是单倍的时钟频率，即在80486CPU80486CPU的的CLKCLK端输入的外部端输入的外部时钟频率就是其内部处理器的工作时钟频率。时钟频率就是其内部处理器的工作时钟频率。内部包含有内部包含有8K8K字节的指令字节的指令/数据合用型高速缓存器。数据合用型高速缓存器。内部包含了相当于增强型内部包含了相当于增强型8038780387功能的浮点协处理器。功能的浮点协处理器。对使用频率较高的基本指令，由原来的微代码控制改为硬件逻辑直接对使用频率较高的基本指令，由原来的微代码控制改为硬件逻辑直接控制，并在指令执行单元采用了控制，并在指令执行单元采用了RISCRISC技术
43、和流水线技术。技术和流水线技术。采用了突发式总线传输方式。采用了突发式总线传输方式。内部数据总线的宽度有内部数据总线的宽度有3232位、位、6464位等多种，并分别用于不同单元之位等多种，并分别用于不同单元之间的数据通路间的数据通路 对某些内部寄存器中部分位的内容进行了变动和增加。对某些内部寄存器中部分位的内容进行了变动和增加。面向多处理器结构，在总线接口部件上增加了总线监视功能，增加了面向多处理器结构，在总线接口部件上增加了总线监视功能，增加了支持多机操作的指令。支持多机操作的指令。二、二、8048680486的内部结构与内部寄存器的内部结构与内部寄存器 1 1、内部结构、内部结构总线接口单
44、元总线接口单元 主要用于外部地址、数据和控制总线管理，完成预取指令、读主要用于外部地址、数据和控制总线管理，完成预取指令、读/写写数据等总线操作。数据等总线操作。指令预取单元指令预取单元 内含一个内含一个3232字节的指令预取队列，当指令预取队列不满且总线空字节的指令预取队列，当指令预取队列不满且总线空闲时，指令预取单元通过总线接口单元从存储器读取指令放到队列中。闲时，指令预取单元通过总线接口单元从存储器读取指令放到队列中。指令预取单元平均可以预取指令预取单元平均可以预取1010条指令。条指令。指令译码单元指令译码单元 从指令预取队列中读取指令，进行预译码后将其送入已译码的指令队从指令预取队列
45、中读取指令，进行预译码后将其送入已译码的指令队列等待执行。如果预译码时发现是转移或调用指令，可提前通知总线接口列等待执行。如果预译码时发现是转移或调用指令，可提前通知总线接口部件去新的目标地址取指令，以刷新指令预取队列。部件去新的目标地址取指令，以刷新指令预取队列。指令执行单元指令执行单元 完成各种算术逻辑运算和变址地址生成。在控制单元中，大多数指完成各种算术逻辑运算和变址地址生成。在控制单元中，大多数指令采用微程序控制结构执行，常用基本指令采用硬件逻辑控制执行。令采用微程序控制结构执行，常用基本指令采用硬件逻辑控制执行。段管理单元段管理单元用于存储器分段管理，将逻辑地址变换为用于存储器分段管
46、理，将逻辑地址变换为3232位线性地址。位线性地址。页管理单元页管理单元用于进行存储器分页管理，将线性地址变换为用于进行存储器分页管理，将线性地址变换为3232位物理地址。位物理地址。高速缓存单元高速缓存单元浮点运算单元浮点运算单元用于加速指令用于加速指令/数据的访问过程。数据的访问过程。相当于一个增强型浮点协处理器相当于一个增强型浮点协处理器8038780387，专门用作浮点运算，可与，专门用作浮点运算，可与ALUALU的整数运算并行进行。的整数运算并行进行。8048680486的流水线工作示意图的流水线工作示意图2.2.内部寄存器内部寄存器 1 1）基本寄存器）基本寄存器 通用寄存器通用寄
47、存器 指令指针寄存器指令指针寄存器 （EIPEIP）有有8 8个个3232位的位的EAXEAX、EBXEBX、ECXECX、EDXEDX、ESIESI、EDIEDI、EBPEBP、ESPESP；它们的低；它们的低1616位可以单独访问被命名为：位可以单独访问被命名为：AXAX、BXBX、CXCX、DXDX、SISI、DIDI、BPBP、SPSP。其中。其中AXAX、BXBX、CXCX、DXDX还可以分别分成两个还可以分别分成两个8 8位寄存器：位寄存器：AHAH、ALAL、BHBH、BLBL、CHCH、CLCL、DHDH、DLDL。EIP EIP用于保存下一条待预取指令相对于代码段基址的偏移量
48、。它的用于保存下一条待预取指令相对于代码段基址的偏移量。它的低低1616位可以单独访问，称之为位可以单独访问，称之为IPIP 标志寄存器标志寄存器 （EFLAGSEFLAGS）：）：32 32位标志寄存器位标志寄存器 （EFLAGSEFLAGS）中包含三种标志：）中包含三种标志：状态标志状态标志（S S）、）、控控制标志制标志（C C）和）和系统标志系统标志（X X）。）。段寄存器段寄存器：状态标志（状态标志（S S）：）：反映指令执行过程及结果的状态。反映指令执行过程及结果的状态。控制标志（控制标志（C C）：）：它仅含一个标志它仅含一个标志DFDF，用于控制串操作指令的地址改变方向。，用于
49、控制串操作指令的地址改变方向。系统标志（系统标志（X X）：）：它用于控制它用于控制I/OI/O、屏蔽中断、调试、任务转换和控制保护、屏蔽中断、调试、任务转换和控制保护方式与虚拟方式与虚拟80868086方式间的转换。方式间的转换。8048680486有有6 6个段寄存器个段寄存器（CSCS、SSSS、DSDS、ESES、FSFS、GSGS），用于决定程序使，用于决定程序使用存储器区域块。其中用存储器区域块。其中CSCS指明指明当前的代码段当前的代码段；SSSS指明指明当前的堆栈段当前的堆栈段；DSDS、ESES、FSFS和和GSGS指明当前的指明当前的4 4个个数据段数据段。在保护方式下，在
50、保护方式下，8048680486段的长度可以在段的长度可以在1 1字节到字节到4G4G字节字节之间变化；而之间变化；而在实地址方式下，段的长度最大为在实地址方式下，段的长度最大为6464KBKB。基本寄存器示意图基本寄存器示意图 2)2)系统级寄存器系统级寄存器 系统级寄存器包括系统级寄存器包括4 4个个控制寄存器控制寄存器和和4 4个个系统地址寄存器系统地址寄存器。这些寄存。这些寄存器只能由在特权级器只能由在特权级0 0上运行的程序访问。上运行的程序访问。4 4个控制寄存器的个控制寄存器的作用是存放全局特性的机器状态作用是存放全局特性的机器状态，控制片内，控制片内CacheCache、FPU
