1、2022-12-13阜师院数科院11.1.2逻辑代数的基本公式与定理逻辑代数的基本公式与定理逻辑代数基本公式逻辑代数基本公式 摩根定理摩根定理 9 A(+B)=AB A+B=AB吸收率吸收率 8 =A非非率非非率 7 A A=A A+A=A重叠率重叠率 6 A =0 A+=1 互补率互补率 5 1+A=1 0 A=0 0+A=A 1 A=A0-1率率 4 A(B+C)=AB+AC A+BC=(A+B)(A+C)分配率分配率 3 A(BC)=(AB)C A+(B+C)=(A+B)+C 结合率结合率 2 AB=BA A+B=B+A交换率交换率 1 对偶式对偶式 基本公式基本公式名称名称序号序号AA
2、AAABAABBABA2022-12-13阜师院数科院2逻辑函数的基本定理逻辑函数的基本定理 1)代入定理代入定理任何一个含有变量任何一个含有变量A的等式的等式,如果将所有如果将所有出现出现A的位置都代之以一个逻辑函数式的位置都代之以一个逻辑函数式,则等式成立。则等式成立。例如：中B用BC代入，则可得：BAABABC=A+BC=A+B+C2022-12-13阜师院数科院32）对偶定理对偶定理 对于任何一个逻辑函数式对于任何一个逻辑函数式Y，若将其中的，若将其中的“*”，换成，换成“+”，“+”换成换成“*”，1换成换成0，0换成换成1，则的出一个新的函数式，则的出一个新的函数式Y，把，把YD称
3、为函数式称为函数式Y的对偶式。的对偶式。原函数式原函数式Y与对偶函数式与对偶函数式 YD互为对偶函数，互为对偶函数，两个函数相等，则它们的对偶式必相等。两个函数相等，则它们的对偶式必相等。如上表中的基本公式和对偶式。如上表中的基本公式和对偶式。2022-12-13阜师院数科院43）反演定理反演定理 对于任何一个逻辑函数式对于任何一个逻辑函数式Y，若将其中的，若将其中的“*”换成换成“+”，“+”换成换成“*”，1换成换成0，0换成换成1，并将原变量换成反变量，反变量换，并将原变量换成反变量，反变量换成原变量，则得出的新的逻辑函数式即为成原变量，则得出的新的逻辑函数式即为原函数式的反函数原函数式
4、的反函数Y。反演定理应用中要注意的两个问题：反演定理应用中要注意的两个问题：1、运算顺序不能变；、运算顺序不能变；2、不是一个变量上的非号不变。、不是一个变量上的非号不变。如 L=A+EDCB则，L=A（B+C）DE2022-12-13阜师院数科院5逻辑函数的化简逻辑函数的化简 最简逻辑函数的标准最简逻辑函数的标准 一个逻辑函数可以有多种不同的逻辑表达一个逻辑函数可以有多种不同的逻辑表达式，如与式，如与-或式、或或式、或-与式、与非与式、与非-与非式以与非式以及与及与-或或-非式等。不同形式有不同的标准，非式等。不同形式有不同的标准，但它们很容易转换。所以我们主要介绍最但它们很容易转换。所以我
5、们主要介绍最简与或式。简与或式。最简与或式的标准：最简与或式的标准：1、与项的个数最少；、与项的个数最少；2、每个乘积项中的因子也最少。、每个乘积项中的因子也最少。2022-12-13阜师院数科院6逻辑函数的代数化简法逻辑函数的代数化简法 例如化简 L=AB+AC+BC+BC+BD+ADE（F+G）L=A（B+C）+BC+BC+BD+ADE（F+G）=A(BC)+BC+BC+BD+ADE（F+G）=A+BC+BC+BD+ADE(F+G)=A+BC+BC+BD是否最简可用卡若图来检验，如BCD00 01 11 1001 0 0 1 1 1 1 1 02022-12-13阜师院数科院7逻辑函数的卡
6、若图化简逻辑函数的卡若图化简2022-12-13阜师院数科院8例题例题1 使用卡诺图判断下列两组逻辑函使用卡诺图判断下列两组逻辑函数数Y1和和Y2有何关系：有何关系：Y1=ABC+ABC+ABC+ABC Y2=ABC+ABC+ABC+ABC 由卡诺图可知，函数Y1和Y2互为反函数。ABC00 01 11 10010 0 0 11 0 1 1 1 1 1 0 0 1 0 0ABC0100 01 11 102022-12-13阜师院数科院9例题例题2 使用卡诺图法将逻辑涵数使用卡诺图法将逻辑涵数Y=m（5，6，7，8，9）+d（10，11，12，13，14，15）化简成最简与非）化简成最简与非-与
7、非式与非式ABCD0 0 d 10 1 d 10 1 d d0 1 d d00 01 11 1000011110Y=C+BD+AD=CBD AD 2022-12-13阜师院数科院10门电路增强型NMOS管IBIBSIBS=ICS/VBE0半导体三极管饱和截止饱和状态截止状态开关条件开关等效电路电路形式器件 gdsgdsbcebceIDVTVGS2022-12-13阜师院数科院112.1.2集成逻辑门电路YAB2022-12-13阜师院数科院122。TTL与非门的电路特性及主要参数VIVOVOH0VNH=VIH-VIHminVNL=VILmax-VILVIHVOHminVILmaxVNHV IH
8、minVILVNL2022-12-13阜师院数科院13=1.0Ii mAVi输入负载特性VRRRoff RONVIHVILMAXVCCT1R输出特性:VO=f(IL)ILVOILIHVOHMIN2022-12-13阜师院数科院143.18 试说明在下列情况下，用万用表测量下图的试说明在下列情况下，用万用表测量下图的VI2端得端得出的电压各为多少？出的电压各为多少？1)VI1悬空；悬空；2)VI1接低电平（接低电平（0.2V）；）；3)VI1接高电平（接高电平（3.2V）；）；4)VI1经经51电阻接地；电阻接地；5)VI1经经10K电阻接地。电阻接地。图中的与非门为图中的与非门为74系列的系列
9、的TTL电路，电路，万用表使用万用表使用5V量程，内阻为量程，内阻为20K/V。vVI1VI2Y2022-12-13阜师院数科院15传输延迟时间传输延迟时间:TPd=1/2(Tphl+Tplh)。上拉电阻的计算：VCC-VOL VCC-VOHILM-NIIL NIoH+mIIHRC2022-12-13阜师院数科院16三态门（TSL门）TG。例题：电路如图所示，已知输入信号例题：电路如图所示，已知输入信号A、B的波形，试画的波形，试画出各个输出的电压波形。出各个输出的电压波形。2022-12-13阜师院数科院17 ABF1F2F3TTL TTL CMOS100100K51F4100KABABAB
10、CMOSAF5ABF6F1F2F3F4F5F6TTL100K100K1AB11ABAB2022-12-13阜师院数科院183 组合逻辑电路组合逻辑电路2022-12-13阜师院数科院19CA=1=1LBCBAL00000011010101101001101011001111解：解：L=A B C，其真值表如，其真值表如右。逻辑功能：判奇电路右。逻辑功能：判奇电路 CI若加上与门部分后，其功能又是什若加上与门部分后，其功能又是什么？么？2022-12-13阜师院数科院20组合逻辑电路设计组合逻辑电路设计 对于给定要求完成的逻辑功能及选用器件，对于给定要求完成的逻辑功能及选用器件，设计出相应的逻辑
11、电路。设计出相应的逻辑电路。实际逻实际逻辑问题辑问题逻辑函数逻辑函数表达式表达式最简函数最简函数表达式表达式逻辑电路逻辑电路图图适当形式适当形式的式的式逻辑电逻辑电路图路图化简化简变换变换用用SSI实现实现用用MSI实实现现逻辑抽象逻辑抽象2022-12-13阜师院数科院21例例2、某逻辑函数的真值表给出如下，表中某逻辑函数的真值表给出如下，表中A、B、C、D为为输入，输入，F为输出，试用与非门实现之。要求所用门及输入端为输出，试用与非门实现之。要求所用门及输入端数最少。数最少。ABCDF011111000010010101001011111000110111110111111解：解：ABCD
12、0001111000011110 X 1 1 1 X X 1 0 X X 0 0 X X 1 0F=CD+BD+BC=(CD+BD+BC)=(CD)(BD)(BC)DCBF2022-12-13阜师院数科院22常用的组合逻辑电路常用的组合逻辑电路2022-12-13阜师院数科院23译码器译码器-按其用途可分为变量译码器、按其用途可分为变量译码器、码制变换器和显示译码器。码制变换器和显示译码器。例如例如3线线-8线译码器线译码器74LS138的逻辑图如下：的逻辑图如下：Y0=CBAY1=CBAY2=CBAY7=CBAY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A B C G1 G2A G2B1
13、1 0 0变量译码器的特点是：若有变量译码器的特点是：若有n个输入变量，个输入变量，对应就有对应就有 2n 个输出函数。每一个输出函数个输出函数。每一个输出函数就是一个具有就是一个具有n个变量的最小项。个变量的最小项。2022-12-13阜师院数科院24例题：试用两片例题：试用两片74LS138扩展成扩展成4线线-16线译线译码器。并加入必要的门电路实现一个判别电码器。并加入必要的门电路实现一个判别电路，输入为路，输入为4为二进制代码，当输入代码能为二进制代码，当输入代码能被被5整除时电路输出为整除时电路输出为1，否则为，否则为0。解：解：1）、功能扩展。其思路是，在每个瞬间只能）、功能扩展。
14、其思路是，在每个瞬间只能有一块有一块138工作，又由于工作，又由于74LS138的输入使能条件的输入使能条件是是G1=1，G2A+G2B=0,因此可用三个使能端中一因此可用三个使能端中一个作扩展输入端。一种实现的方法如下图所示。个作扩展输入端。一种实现的方法如下图所示。2022-12-13阜师院数科院25138扩展为4线-16线译码器的连接图 YY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74138 A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74138 A B C G1 G2A G2B D0 D1 D2 D3+5V2022-12-13阜师院数科院26
15、2）判别电路实现。依题意做出判别电路）判别电路实现。依题意做出判别电路输入输出真值表如下：输入输出真值表如下：D3 D2D1D0YD3D2D1D0Y00001100000001010010001001010100110101100100011000010111101001100111000111011111Y=（0，5，10，15）2022-12-13阜师院数科院27例题：例题：3/8译码器连接如下图（译码器连接如下图（a）、（）、（b）试分析其逻辑功能，并指出其名称。试分析其逻辑功能，并指出其名称。Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7 74138 A B C G1 G2A G2B 1
16、X0 X1 X2地址输入地址输入（a）Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7 74138 A B C G1 G2A G2B DX0 X1 X2地址输入地址输入（b）2022-12-13阜师院数科院28上题图（上题图（a）所示电路中，）所示电路中，138的的G1=1，G2A=0待传送的脉冲信号加在待传送的脉冲信号加在G2B端上。因此，地址端上。因此，地址码选中的通道直接传送输入脉冲信号。该电路码选中的通道直接传送输入脉冲信号。该电路叫脉冲分配器。叫脉冲分配器。2022-12-13阜师院数科院29例：画出用例：画出用3/8线译码器线译码器74LS138（逻辑符号如（逻辑符号如图示）和与非门电
17、路产生如下多输出逻辑函图示）和与非门电路产生如下多输出逻辑函数的逻辑图。数的逻辑图。Z1=AC+ABC+ABC Z2=BC+ABC Z3=ABC+BC+ABC Z4=AB+ABC解：解：2022-12-13阜师院数科院30A2A1A0S1S2S0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y774138ABC100 Z3Z4Z1 Z2Z1=(ABC+ABC+ABC+ABC)=(ABC)(ABC)(ABC)(ABC)=(M6)(M5)(M4)(M3)Z2=(ABC+ABC+ABC)=(M7)(M3)(M1)Z3=(ABC+ABC+ABC+ABC)=(M7)(M4)(M2)(M0)Z4=(ABC+
18、ABC+ABC)=(M2)(M3)(M5)2022-12-13阜师院数科院31 例：应用译码器例：应用译码器74138设计一个能对设计一个能对32个地址进个地址进行译码的译码系统。行译码的译码系统。解：解：32个地址的译码器需个地址的译码器需5位地址码，位地址码，32个输出端，个输出端，故可用故可用4个个138作输出，作输出，1个作地址译码以扩展地址。个作地址译码以扩展地址。7413874138741387413874138G1G2AG2BG1G2AG2BG1G2AG2BG1G2AG2BG1G2AG2BA 0A 1A2A 3A4Y0Y31Y8Y16Y24+5V+5VA B CA B CA B
19、CA B CA B C2022-12-13阜师院数科院32数据选择器数据选择器其功能可等效于一个单刀多掷其功能可等效于一个单刀多掷开关。与数据分配器功能相反。开关。与数据分配器功能相反。数据输出数据输出N位通道选位通道选择信号择信号I0I1In-1 Y G D0 D1 D2 D3AB4选选1数据选择器逻辑图数据选择器逻辑图当当G=0时，时，Y=BAD0+BAD1+BAD2+BAD32022-12-13阜师院数科院33例：试用例：试用8选选1数据选择器数据选择器74LS151产生逻辑函数产生逻辑函数 DCBBCCDBADCAY 要求画出逻辑图。要求画出逻辑图。解：假设选用解：假设选用D作数据输入
20、作数据输入A、B、C作地址输入，则作地址输入，则上式可写为：上式可写为：D)CBACAB(BCAABCCDBAD)BACAB(YC=（M4M1）D+（M6+M3+M7）.1+M2D由上式可见：由上式可见：D1=D4=D，D3=D6=D7=1，D2=D,D0=D5=0YA2A1A0FABC0D0 D1 D2 D3 D4 D5 D6 D774151D12022-12-13阜师院数科院34例题：用例题：用8选选1CT74LS151产生产生10110011序列脉冲序列脉冲信号。信号。解：题意要求产生的序列信号解：题意要求产生的序列信号10110011，循环周期，循环周期为为8。若用。若用8选选1产生，
21、只须将这一序列从高位到低产生，只须将这一序列从高位到低位分别接入数据选择器的信号输入端位分别接入数据选择器的信号输入端D0D7，然后，然后从三个地址输入端顺序输入地址信号从三个地址输入端顺序输入地址信号000111，即，即可从输出端产生这一序列信号。可从输出端产生这一序列信号。CP3位二进制位二进制计数器计数器 Y AB CT74151 S C D0 D1 D2 D3 D4 D5 D6 D71 0 1 1 0 0 1 1A0A1A22022-12-13阜师院数科院35数值比较器数值比较器具有比较两个数字大小功能的具有比较两个数字大小功能的电路电路A3 A2 A1 A0 B3 B2 B1 B0I
22、（A B）I（A=B）I（AB）F（AB）F（A=B）2022-12-13阜师院数科院365 触发器触发器2022-12-13阜师院数科院37R-S触发器触发器 Q S CP R QSdRd Q S CP R SdQRd状态转换图：状态转换图：0110010 0SR主从主从RS触发器存在多次翻转问题，且有约束条件。触发器存在多次翻转问题，且有约束条件。2022-12-13阜师院数科院38J-K触发器触发器SdRd Q J CP K Q Q J CP K QRdSd状态转换图：011 10 0JK主从主从J-K触发器存在一次变化问题触发器存在一次变化问题2022-12-13阜师院数科院39D触发
23、器触发器 Q D CP QSdRd逻辑符号逻辑符号状态转换图：状态转换图：01101 02022-12-13阜师院数科院40例题：试按下图给出的输入波形，分别画出维持例题：试按下图给出的输入波形，分别画出维持-阻塞阻塞D触发器、主从触发器、主从JK触发器和负边沿型触发器和负边沿型JK触发触发器器Q端的电压波形。设各触发器初态均为端的电压波形。设各触发器初态均为1。主从边沿CP J K Q QCP D Q2022-12-13阜师院数科院416 时序逻辑电路时序逻辑电路 组合电路 存储电路X1XiZ1ZjY1YrQ1QrZ=F1（X，Qn）Y=F2（X，Qn）Qn+1=F3（Y，Qn）2022-1
24、2-13阜师院数科院42同步时序电路、异步时序电路同步时序电路、异步时序电路2022-12-13阜师院数科院43分析举例分析举例试分析下图所示时序电路，要求写出分析过程。试分析下图所示时序电路，要求写出分析过程。1）驱动方程：）驱动方程：J1=Q3，K1=1，J2=K2=1，J3=Q2Q1，K3=1 时钟方程：时钟方程：CP1=CP3=CP，CP2=Q1J Q 1K Q J Q 2 K Q J Q 3K QCP2022-12-13阜师院数科院44JK触发器的特性方程：触发器的特性方程：Q*=JQ+KQ000001010011100101110111状态转状态转移图移图2022-12-13阜师院
25、数科院45 原原 态态 激激 励励 次次 态态 Q3Q2Q1J3 K3 J2 K2 CP2 J1K1Q3Q2Q10 0 00 1 1 1-1 10010 010 1 1 1 1 1 10100 100 1 1 1-1 10110 111 1 1 1 1 1 11001 000 1 1 1-0 10001 010 1 1 1 1 0 10101 100 1 1 1-0 10101 111 1 1 1 1 0 1000驱动方程：驱动方程：J1=Q3，K1=1，J2=K2=1，J3=Q2Q1，K3=1时钟方程：时钟方程：CP1=CP3=CP，CP2=Q12022-12-13阜师院数科院46例例1：分
26、析下图所示时序逻辑电路：分析下图所示时序逻辑电路：1、写出各触发器的驱动方程、状态方程和输出方程；、写出各触发器的驱动方程、状态方程和输出方程；2、画出电路的状态转换表和状态转换图，说明电路的功能。、画出电路的状态转换表和状态转换图，说明电路的功能。J0K0Q0J1K1Q1J2K2Q211ZCPCP0CP2Q2 Q0Q1CP1000 0 01 010 111/0/0/0/1Q2Q1 Q0/z状态转换图：2022-12-13阜师院数科院47解：驱动方程：解：驱动方程：J0=(Q2Q1)J1=Q0 J2=Q1 K0=1 K1=(Q2 Q0)K2=1 状态方程状态方程:（Q*=JQ+KQ）Q0*=J
27、0Q0+K0Q0=(Q2Q1)Q0 Q1*=J1Q1+K1Q1=Q0 Q1+(Q2 Q0)Q1 Q2*=J2Q2+K2Q2=Q1 Q2输出方程：输出方程：Z=Q2Q1 状态转换表：状态转换表：Q2 Q1 Q0Q2*Q1*Q0*Z0 0 00 0 1 00 0 10 1 0 00 1 01 1 1 01 1 10 0 0 10 1 11 0 0 01 0 00 0 1 01 0 10 1 0 01 1 00 0 0 12022-12-13阜师院数科院48例例2：分析如图所示电路分析如图所示电路,写出它的驱动方程、状态方程、输写出它的驱动方程、状态方程、输出方程，画出状态表和状态图。出方程，画出状
28、态表和状态图。解：解：驱动方程：驱动方程：1J1Kcl1J1KclxcpzQ0Q1Q1J0=Q1J1=Q0 K1=1状态方程：状态方程：Qn+1=JQn+KQnQ0n+1=Q1Q0+XQ1Q0Q1n+1=Q1Q0输出方程：输出方程：Z=XQ 1Q0 0 1 Q1 Q0 0 0 0 1 1 0 1 1 1 Q1Q001/010/000/000/0Q0Q101/011/000/000/1X次态次态/输出输出现态现态ZZK0=XQ100011110X/00/01/00/01/1X/02022-12-13阜师院数科院49时序逻辑电路的设计时序逻辑电路的设计 一般步骤可归纳如下：一般步骤可归纳如下：20
29、22-12-13阜师院数科院50例例 设计一个带进位输出端的六进制计数器。设计一个带进位输出端的六进制计数器。解：解：逻辑抽象，得出状态转换图逻辑抽象，得出状态转换图取进位信号为输出变量取进位信号为输出变量CO，同时规定有进位输出时，同时规定有进位输出时CO=1，无进位输出时无进位输出时CO=0，六进制计数器应该有，六进制计数器应该有6个状态，分别用个状态，分别用S0、S1、S2、S3、S4、S5表示，则可画出如图所示的电路表示，则可画出如图所示的电路状态转换图。状态转换图。S0S1S5S2S3S4/0/0/0/0/0/1Q2Q1Q0/CO 六进制计数器状态转换图/00 000 011 010
30、 100111 00/0/0/0/0/1Q2Q1Q0/CO 已编码的六进制计数器状态转换图2022-12-13阜师院数科院51状态编码状态编码因无特殊要求，可取自然二进制（因无特殊要求，可取自然二进制（000101）对应表示）对应表示S0S5的编码，于是便得已编码后的状态转换图如图所示。的编码，于是便得已编码后的状态转换图如图所示。因为状态数因为状态数M=6，又根据式，又根据式 选取触发器个数的原则，故取触选取触发器个数的原则，故取触发器个数发器个数n=3；选取触发器类型为；选取触发器类型为JK触发器（触发器（74LS112）。）。根据编码后的状态转换图画出电路的次态卡诺图，求出根据编码后的状
31、态转换图画出电路的次态卡诺图，求出状态方程、驱动方程和输出方程。状态方程、驱动方程和输出方程。电路的次态卡诺图如图电路的次态卡诺图如图3所示。所示。001/0 010/0 100/0 011/0101/0 000/1 XXX/X XXX/XQ201 00 01 11 10Q1Q0Q2 Q1 Q0/CO图图 六进制计数器的次态卡诺图六进制计数器的次态卡诺图2022-12-13阜师院数科院52画分解的次态卡诺图求状态方程：画分解的次态卡诺图求状态方程：Q2的次态卡诺图如图所示的次态卡诺图如图所示 0 0 1 0 1 0 X XQ2Q1Q000 01 11 1001图 Q2的次态卡诺图 由卡诺图化简
32、得状态方程：由卡诺图化简得状态方程：Q2*=Q0Q2+Q1Q0Q2同理可得：同理可得：Q1*=Q2Q0Q1+Q0Q1 Q0*=Q0输出方程：输出方程：CO=Q2Q0将所得状态方程与触将所得状态方程与触发器的特性方程发器的特性方程Q*=JQ+KQ比较可比较可得输出方程：得输出方程：J2=Q1Q0 K2=Q0 J1=Q2Q0 K1=Q0 J0=1 K0=1根据驱动方程与输出方程画出六进制计数器的逻辑图根据驱动方程与输出方程画出六进制计数器的逻辑图(见图见图)检查电路能否自启动检查电路能否自启动2022-12-13阜师院数科院53将有效循环之外的将有效循环之外的2个状态个状态110和和111分别代入
33、状态方程中计分别代入状态方程中计算算,所得次态对应为所得次态对应为111和和000,最终能进入有效循环最终能进入有效循环,故电路能故电路能自启动。图自启动。图5是电路完整的状态转换图。是电路完整的状态转换图。1J 1CL1K 1Q1Q2J 2CL2K 2Q2Q3J 1CL3K 3Q3Q+5VCO图5 六进制计数器逻辑图Q0Q1Q22022-12-13阜师院数科院54/0000001101010011100/0/0/0/0/1Q2Q1Q0/CO图 六进制计数器完整状态转换图1111102022-12-13阜师院数科院55常用时序逻辑器件常用时序逻辑器件计数器、寄存器计数器、寄存器2022-12-
34、13阜师院数科院56应用举例应用举例用集成计数器构成任意进制计数用集成计数器构成任意进制计数器器2022-12-13阜师院数科院57例题例题 给定给定3线线-8线译码器线译码器74LS138，4位二进制计位二进制计数器数器74161及与非门，要求组成及与非门，要求组成12节拍顺序脉冲发节拍顺序脉冲发生器。生器。EP Q0 Q1 Q2 Q3 ET 74161 LD CP RD A B C DCP12022-12-13阜师院数科院58Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74138 A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74138 A B C
35、G1 G2A G2B D0 D1 D2 D3+5VEP Q0 Q1 Q2 Q3 ET 74161 LD CP RD A B C DCP12022-12-13阜师院数科院599 555定时器及其应用定时器及其应用由由555定时器构成多谐振荡器定时器构成多谐振荡器多谐振荡器电路多谐振荡器电路由由555定时器构成多谐振荡器的电路如图所示。定时器构成多谐振荡器的电路如图所示。8 47621 530.01FCR1R2VO图 多谐振荡器VCC振荡频率：振荡频率：C)R2R(43.1TT1f2121（3）频率占空比：）频率占空比：21212112RRRRTTTq2022-12-13阜师院数科院60(4)振荡
36、波形振荡波形振荡波形如图所示。振荡波形如图所示。T1 T2T0uO0VCC图图 多谐振荡器波形图多谐振荡器波形图ucttCCV31CCV322022-12-13阜师院数科院614、由、由555定时器构成单稳态触发器定时器构成单稳态触发器单稳态触发器电路单稳态触发器电路由由555定时器构成单稳态触发器如定时器构成单稳态触发器如图图6-4所示。所示。图中图中R、C为定时元件，为定时元件，Vi为触发为触发输入电压，没有输入电压，没有触发时应为高电平。触发时应为高电平。输出脉冲宽度：输出脉冲宽度：TW1.1RC 单稳态触发器8 47621 530.01FCRVOVCCVi单稳态触发器工作波形单稳态触发
37、器工作波形单稳态触发器工作波形如图所示单稳态触发器工作波形如图所示 2022-12-13阜师院数科院622/3VCC0VC0VO0TWttt 图图 单稳态触发器波形图单稳态触发器波形图Vi必须注意：该电路只适应输入为窄负脉冲的情况，必须注意：该电路只适应输入为窄负脉冲的情况，当输入负脉冲宽度接近或宽于当输入负脉冲宽度接近或宽于TW时，需在触发输时，需在触发输入端加微分电路，将触发信号变成窄负脉冲。另入端加微分电路，将触发信号变成窄负脉冲。另外触发频率也必须小于外触发频率也必须小于f=1/TW。2022-12-13阜师院数科院63例：分析如图所示电路，简述电路组成及工作原理。若要求例：分析如图所
38、示电路，简述电路组成及工作原理。若要求扬声器在开关扬声器在开关S按下后，以按下后，以1.2kHz的频率持续响的频率持续响10ms，试确，试确定图中定图中R1、R2的阻值。的阻值。2022-12-13阜师院数科院64解：解：1）左边）左边555为单稳态触发器，由为单稳态触发器，由S开关控制，开关控制，S开路时开路时输出低电平，输出低电平，S闭合输出一个正脉冲，宽度由闭合输出一个正脉冲，宽度由R1C1的取值的取值决定；右边决定；右边555构成多谐振荡，工作与否受控于单稳态触发构成多谐振荡，工作与否受控于单稳态触发器，振荡频率取决于器，振荡频率取决于R2、R3、C2的取值。的取值。2）求）求R1：T
39、1 1.1R1C1=10mS R1 10/(1.1*0.01)910（K3）求）求R2：T2 0.7(R2+2R3)C2 R2=T2/(0.7C2)2R3=1/(0.7f2C2)2R3=1/(0.7*1.2*103*0.22*10-6)2*2.4*103 600（）2022-12-13阜师院数科院65 A/D、D/A、存储器及可编程逻辑器件、存储器及可编程逻辑器件 对于一个对于一个8位位A/D转换器，若最小输出电压增量为转换器，若最小输出电压增量为0.02V，当输入代码为当输入代码为01101101B时，输出电压时，输出电压VO为（为（）V，若，若其分辨率用百分数表示，则应为（其分辨率用百分数
40、表示，则应为（）。）。一个有一个有2048个存储单元的个存储单元的RAM，每个字是，每个字是8位，此存储器位，此存储器容量为（容量为（），有（），有（）根地址线。）根地址线。写出下图所示电路的输出逻辑函数。写出下图所示电路的输出逻辑函数。2022-12-13阜师院数科院66试用试用1K*4位位RAM（逻辑图给出）扩展为（逻辑图给出）扩展为2K*8位位RAM，画出逻辑图。画出逻辑图。2022-12-13阜师院数科院67精品课件精品课件！2022-12-13阜师院数科院68精品课件精品课件！2022-12-13阜师院数科院69 指出下列存储系统各具有多少个存储单元指出下列存储系统各具有多少个存储单元,至少需要几至少需要几根地址线和数据线。根地址线和数据线。（1）64K1 （2）256K 4 （3）1M 1（4）128K 8解：解：64K，32根地址线，根地址线，1根数据线；根数据线；1M，18，4；1M，20，1；1M，17，8。设存储器的起始地址为全设存储器的起始地址为全0,试指出下列存储系统的最试指出下列存储系统的最高地址为多少高地址为多少?(1)2K 1 (2)16K 4 (3)256K 32解解:(1)7FFH,(2)3FFFH,(3)3FFFFH (18根地址线根地址线)
