1、3.1 数字逻辑信号1数字逻辑值“0”和“1”与数字逻辑信号电平之间的关系数字逻辑信号用两个逻辑值“0”和“1”来描述具有无穷多值的模拟世界，而数字逻辑信号是具有“低电平”和“高电平”的电压值，要想用数字电路来操作数字逻辑值“0”和“1”，就必须使数字逻辑值“0”和“1”与数字逻辑信号“低电平”和“高电平”之间有对应关系。按照正逻辑约定，逻辑“0”用低电平信号表示；逻辑“1”用高电平信号表示，这是人们最容易接受的逻辑与信号电平之间的对应关系。而按照负逻辑约定，逻辑“0”用高电平信号表示；逻辑“1”用低电平信号表示，这种逻辑约定不太符合人们的习惯思维方式。2数字逻辑信号电平 数字逻辑信号电平分为
2、高电平和低电平，低电平常以小于某个电压值的一个电压范围表示，而高电平常以高于某个电压值的电压范围来表示。对一个具体的逻辑门电路来说，还具体分为输入信号电平和输出信号电平。准确地说，输入信号电平应该为逻辑门电路输入端可以辨认的输入逻辑电平。需要注意的是逻辑高电平和低电平都是一个范围，在高低电平之间，有一个不确定区域，在不确定区域，既不是高电平，也不是低电平。逻辑高电平常用H或HIGH表示，逻辑低电平常用L或LOW表示。3.2 CMOS门电路3.2.1 MOS晶体管金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor-Field-Effect-Transistor，
3、简称MOS管）是外加电压控制导电沟道宽窄的器件，依据参与导电的载流子分类，若空穴参与导电称为PMOS管，若是电子参与导电称为NMOS管。由于导电沟道的宽窄与导电沟道呈现的电阻成比例，所以MOS管可以模型化为输入电压控制的可变电阻，其输入电压可以控制电阻阻值的大小。确定的输入电压可以使电阻的阻值很大，使MOS管夹断（off）；或是使电阻的阻值很小，使MOS管导通（on）。若MOS管在无控制电压时，不具有导电沟道，加控制电压形成导电沟道，则称为增强型MOS管；若MOS管在无控制电压时，具有导电沟道，加控制电压使导电沟道变窄，则为耗尽型MOS管。增强型NMOS管具有三个电极，它们是栅极（Grid）、
4、源极（Source）和漏极（Drain）。MOS管的栅极与漏极、源极之间绝缘，所以栅极与漏极、源极之间有很高的阻抗；在栅极与源极（衬底）之间加电压Vgs产生电场，可以吸引P型半导体衬底内的电子形成N型导电沟道，一旦形成导电沟道就可以连通源极与漏极相连的N+区域，使源极与漏级之间形成导电电阻，这时加有电压Vds的漏级与源极之间可形成电流漏源电流Ids。由于是依靠电场来控制漏极和源极之间的沟道，进而控制导电电阻，因此称为“场效应”。控制栅极和源极之间的电压Vgs，就可以控制漏极和源极之间的电阻Rds，当Vgs=0时，就是栅极电压与源极电压相等时，Rds电阻很大，至少有106；当Vgs增加到足够大，
5、就是栅极电压减去源极电压的数值很大时，Rds电阻可以很小 PMOS管的栅极与源极之间的电压Vgs也可以控制漏极和源极之间的电阻Rds。当Vgs=0时，就是栅极电压与源极电压相等时，Rds电阻很大，至少有106；当Vgs减小到足够大的负值，就是栅极电压减去源极电压的数值是负值，Rds电阻可以很小。简化符号中栅极上的小圈表示栅极电压低于源极电压时，PMOS管导通。3.2.2 基本CMOS非门 NMOS管和PMOS管一起组成的MOS电路称为互补MOS电路，称为CMOS电路。由一个NMOS和一个PMOS管组成的反相器（非门）如图3-5所示。其电源电压范围VDD为26 V，但是为讨论方便常选择和TTL电
6、路兼容的电源电压，就是选择VDD=5 V。当VIN是0 V时，NMOS管Q1的Vgs=0 V，所以截止；而PMOS管Q2由于Vgs=-5 V，所以导通。导通后的Q2管呈现小的电阻值，使输出端VOUT=VDD=5 V。当VIN是5 V时，NMOS管Q1的Vgs=5 V，所以导通；而PMOS管Q2由于Vgs=0 V，所以截止。导通后的Q1管呈现小的电阻值，使输出端与地之间相连，VOUT=0 V。具有动作电平表示的MOS管非门电路，PMOS和NMOS管的符号除了在PMOS管的栅极加一个小圈以外是完全相同的。如果小圈代表该管在输入电压为低电平L时漏极和源极之间导通，而没有小圈代表在输入电压为高电平H时
7、漏极和源极导通，则可以知道：在VIN=L时，Q2导通，Q1截止，VOUT=H；在VIN=H时，Q1导通，Q2截止，VOUT=L。3.2.3 CMOS与非门和或非门1CMOS与非门2CMOS或非门3.3 74HC系列门电路的电特性 理解和熟悉CMOS门电路的电特性，是使用CMOS门电路设计数字电路的基础，这些电特性的正确使用可以保证“数字逻辑”的实现，甚至在最坏的情况下，仍然可以保证数字电路正常工作。3.3.1 74HC系列门电路的极限电参数 当芯片使用条件超出极限电参数时，就会使芯片特性变差，甚至造成永久的损坏。符 号参 数数 值单 位VCC电源电压-0.57VVI直流输入电压-0.5VCC+
8、0.5VVO直流输出电压-0.5VCC+0.5VIIK输入保护二极管电流20mAIOK输出保护二极管电流20mAIO直流输出电流25mA输入电压VI的最高极限值与VCC有关，当VCC降低时，输入电压也必须降低，直流输出电压VO也是有极限值的，外加到输出引脚的电压值不能超VCC+0.5 V。输入保护二极管电流IIK值不能超出 20 mA，输出端的保护二极管电流IOK也不能超出 20 mA，输出电流IO也不能超出极限值符 号参 数数 值单 位VCC电源电压-0.57VVI直流输入电压-0.5VCC+0.5VVO直流输出电压-0.5VCC+0.5VIIK输入保护二极管电流20mAIOK输出保护二极管
9、电流20mAIO直流输出电流25mA3.3.2 74HC系列门电路的推荐工作条件 推荐工作条件是芯片制造厂向芯片用户提供的芯片正常工作条件 只要保证芯片在推荐工作条件下工作，芯片就能够实现正确的逻辑功能。从推荐工作条件可以看出，74HC系列芯片正常工作的电源电压范围是26 V符 号参 数数 值单 位VCC电源电压范围26VVI直流输入电压范围0VCCVVO直流输出电压范围0VCCV3.3.3 74HC系列门电路的静态电特性1静态电特性 静态电特性有时又称为直流特性，静态电特性给出芯片的输入电平、输入电流、输出电平以及负载特性等参数符号参 数实验条件（环境温度为25）最小值典型值最大值单位VIH
10、输入高电平2 V1.5V4.5 V3.15V6 V4.2VVIL输入低电平2 V0.5V4.5 V1.35V6 V1.8VVOH输出高电平2 V-20 mA1.92.0V静态电特性 符号参 数实验条件（环境温度为25）最小值典型值最大值单位VIH输入高电平2 V1.5V4.5 V3.15V6 V4.2VVIL输入低电平2 V0.5V4.5 V1.35V6 V1.8VVOH输出高电平2 V-20 mA1.92.0V4.5 V-20 mA4.44.5V6 V-20 mA5.96.0V4.5 V-4 mA4.184.31V6 V-5.2 mA5.685.8VVOL输出低电平2 V-20 mA0.00
11、.1V4.5 V-20 mA0.00.1V6 V-20 mA0.00.1V4.5 V-4 mA0.170.26V6 V-5.2 mA0.180.26VIIH输入高电平电流6 V250.1mAIIL输入低电平电流6 V250.1mAICC静态电源电流6 V251mA静态电特性（1）对于输入端，有两个逻辑电平参数VIHmin：输入高电平时的最小电压值，VILmax：输入低电平时的最大电压值，（2）对于输出端，也有两个逻辑电平参数VxOLma：低电平输出时的最大输出电压。VOHmin：高电平输出时的最小输出电压。电源电压VCC与地线像两根轨道，通常称为电源轨道。VIHmin=70%VCC VILma
12、x=30%VCC VOHmin=VCC-0.1 VVOLmax=地线电平+0.1 V由于在最坏情况下电源电压VCC降落10%，为4.5 V，所以VOHmin最小为4.4 V。5 V电源电压时74HC04的输出、输入高低电平如图所示。（3）输入高电平电流IIH与输入低电平电流IILIIH为输入在高电平状态（简称高态）时流入输入端的电流。IIL为输入在低电平状态（简称低态）时流入输入端的电流。（4）静态电源电流ICC 静态电源电流ICC是在输入信号接地或是接电源时的电源电流。在温度为25时，74HC04的静态电源电流ICC为1 uA。2传输特性（1）输入-输出电压传输特性电压传输特性是逻辑门的输入
13、电压与输出电压之间的关系曲线。（2）输入电压-MOS管电流特性是输入电压与流过非门中两MOS管电流特性曲线。（3）不满足输入高低电平参数时的CMOS门特性 当非门的输入电压满足高电平或低电平电压参数时，MOS管中总有一个是在夹断状态，使流过两MOS管的电流近乎为0。若是输入电压不是很接近电源轨道，则导通的MOS管不能充分导通，截止的MOS管不能充分截止，使CMOS非门输出电压远离电源轨道。当输入电压为1.5 V时，可以计算出流过两个MOS管的电流为1.72 mA，输出电压为4.31 V。由于流过两个MOS管的电流太大，不仅增大了功耗，也降低了拉电流负载能力。当输入电压为3.5 V时，可以计算出
14、输出电压为0.24 V。这时流过两个MOS管的电流为1.19 mA。由于流过两个MOS管的电流太大，因此降低了灌电流能力，并增加了功耗。3噪声容限噪声容限就是对噪声的容忍程度，或者说是可以在前级输出信号上可以叠加的噪声电压幅度是多少。噪声容限定义为：最小高电平噪声容限VNH=VOHmin-VIHmin最小低电平噪声容限VNL=VILmax-VOLmax74HC04连接同类电路的噪声容限等于（电源电压取最坏情况4.5 V，环境温度25）：高电平噪声容限VNH=VOHmin-VIHmin=4.4 V-3.15 V=1.25 V低电平噪声容限VNL=VILmax-VOLmax=1.35 V-0.1
15、V=1.25 V4输出特性（1）电阻性负载CMOS门与电阻性负载相连的等效电路如图3-16所示，其中图3-16（a）是灌电流负载情况，图3-16（b）是拉电流负载情况。IOLmax：保证输出电压小于VOLmax的最大灌入电流。若是电流大于IOLmax，则输出低电平电压可能大于VOLmax，主要是灌入电流在电阻Rn上压降的影响。IOHmax：保证输出电压大于VOHmin的最大拉出电流。若是电流大于IOHmax，则输出高电平电压可能小于VOHmin，主要是拉出电流在电阻Rp上压降的影响。（2）输出电压与电流之间的关系 实际上由于MOS管导通电阻的影响，CMOS门输出的电压随电流的变化而变化，输出电
16、压随电流的变化曲线为输出特性曲线。74HC04非门的典型输出特性曲线如图3-17所示。图3-17（a）是低电平输出特性，图3-17（b）是高电平输出特性 （3）CMOS门驱动逻辑门电路 74HC04在4.5 V电源时驱动这两种负载的情况如表3-7所示。表中给出了保证输出电压的条件下的最大输出电流值。参 数CMOS负载TTL负载名 称数 值名 称数 值最大低电平输出电流（mA）IOLmaxC0.02 mAIOLmaxT4 mA最大低电平输出电压（V）VOLmaxC0.1 VVOLmaxT0.26 V最大高电平输出电流（mA）IOHmaxC-0.02 mAIOHmaxT-4 mA最小高电平输出电压
17、（V）VOHminC4.4 VVOHminT4.18 V当负载门的输入端数超出了前级门的扇出能力，则有如下影响：在低电平，前级门输出电压VOL可能增加并超过VOLmax。在高电平，前级门输出电压VOH可能减小并低于VOHmin。传播延迟时间可能增加。输出上升时间和下降时间增加。器件的工作温度上升，减小器件的可靠性并渐渐损坏器件。3.3.4 74HC系列门电路的动态特性74HC04的数据说明书中给出了该芯片的动态特性如表3-8所示。符 号参 数实验条件（环境温度为25）最小典型最大单位tTLH tTHL输出瞬态时间2 V6 ns3875ns4.5 V815ns6 V613nstPLH tPHL传
18、播延迟时间2 V4595ns4.5 V919ns6 V816ns1输出瞬变时间门电路的输出从一个状态转换成另外一个状态所需的时间称为输出瞬变时间。理想的转换不需要时间。如图3-18（a）所示。但是实际上，转换需要时间，这是因为需要向导线和元件等电路形成的等效电容充电。图3-18（b）是转换曲线，其中从低态向高态转换需要上升时间tr，而从高态向低态转换需要下降时间tf。图3-18（c）所示的是实际瞬态上升和下降时间2传输延迟时间在信号通道上，从输入信号的变化到输出信号的变化所需的时间称为传输延迟tp。对于多输入输出器件可能有多个传输延迟时间。tPHL为当输出从高电平向低电平变化时，从门电路的输入
19、变化到引起门电路的输出变化所需要的时间。tPLH为当输出从低电平向高电平变化时，从门电路输入变化到引起门电路输出变化所需要的时间。3功率耗散如果CMOS器件的输出不发生变化，则这时的功耗为静态功耗。CMOS器件的静态功耗很小。动态功耗的一个原因就是当输入信号变化时，总有一段时间CMOS器件输入电压既不是高态，也不是低态，因而MOS管似通非通，引起电源与地线之间的等效电阻减小形成的内部功耗。内部功耗与VCC的大小以及输出状态的变化率有关，输出状态变化引起的内部功耗PT可以由下式决定：2TPDCCPCVf电容CPD由下式计算PT1=CPD(VCC)2f1=ICC1VCCPT2=CPD(VCC)2f
20、2=ICC2VCCT2T1PD2CC21()PPCVff-动态功耗的另一个原因是由负载电容引起的。2LLCCPCVf全部动态功耗等于222DTLPDCCLCCPDLCC()PPPCVfCVfCCVfVCCVCC符号参 数实验条件（环境温度为25）最小典型最大单位CIN输入电容5 V510pFCPD功耗电容5 V22pF3.4 其他类型的CMOS电路1传输门 传输门由控制端EN_L和EN控制，EN_L和EN是互补信号。当EN_L=L、EN=H时，传输门导通，A、B两端之间呈现很小的电阻（几欧到几十欧之间），相当于导通；当EN_L=H、EN=L时，传输门不导通，A、B两端之间呈现很大的电阻。图3-
21、21是基于CMOS传输门组成的四双向模拟开关74AHC4066。当控制端C为高电平时，Q4、Q5管组成的开关接通，端口A和B之间呈现小电阻值，同时Q3管夹断，Q1、Q2组成的传输门接通，使Q5的衬底电压与A端相同，提高开关传输信号的线性度，反之，当控制端C为低电平时，Q4、Q5管组成的开关断开，端口A和B之间呈现大的电阻，同时Q3管导通，Q1、Q2组成的传输门断开，使Q5管衬底电位与地电平相连，尽可能地增加开关断开电阻。2三态门 普通的逻辑门只输出“0”或“1”两种状态。而三态门输出有称为高阻状态（High impedance，Hi-Z或floating）的第三种非逻辑状态。在这种状态下，若是
22、忽略流入或流出门电路的极小泄漏电流，门电路的输出就像与其他电路没有连接。这样的输出具有三种输出状态，逻辑“0”、逻辑“1”和高阻状态“Z”。ENABCDQ1Q2OUTLLHHL断断高阻LHHHL断断高阻HLLHH断通LHHLLL通断H图3-24是三态输出的8总线缓冲/驱动器74HC244。该芯片内部电路分为两组，每组有4个三态门，并有单独的低电平有效使能信号。3开漏输出门（1）开漏门工作原理ABQ1Q2OUTLL断断开路LH断通开路HL通断开路HH通通L开漏输出需要外接上拉电阻将开漏输出无源上拉到高电平才能正常工作。图3-26就是具有无源上拉电阻推动负载的开漏与非门电路。（2）开漏输出驱动发光
23、二极管开漏输出驱动发光二极管的电路如图3-27所示。发光二极管的工作电流取10 mA就有相当的亮度发光二极管串联的限流电阻的计算：若取发光二极管的工作电流ILED为10 mA，发光二极管的正向压降VLED为1.8 V，电源电压为12 V。根据图3-27所示的电路有VOL+4VLED+(ILEDR)=VCCCCLEDLED4(127.2)480 10 mAVVRI-（3）线与逻辑将几个具有开漏输出与门的输出端连接在一起，就形成线与逻辑，如果所有与门的输出都开路，则输出为高电平；如果有一个与门输出低电平，则输出低电平，显然这是与逻辑。需要注意的是两个具有有源上拉门的输出端是不能直接连在一起实现线与
24、的，如图3-29所示的电路就是这种情况。在图示的电路中HCT开漏输出门组成线与逻辑推动74LS门这里取HCT开漏输出门的典型数据：低电平的最大灌电流IOLmax是4 mA，输出MOS管夹断时的漏电流IOHmax为5 uA，输出最大低电平VOLmax为0.26 V，输出最小高电平为VOHmin为2.4 V。74LS门的高电平输入电流IIHmax为20 uA，低电平输入电流IILmax=0.4 mA。线与逻辑的最小上拉电阻值计算：流过电阻R的电流IR和线与逻辑低态时所驱动门输入端的电流IIL之和不能超过最大低电平灌入电流IOLmax。线与逻辑的最大上拉电阻值计算：电阻R两端的电压降应该小于5 V-
25、2.4 V=2.6 V（保证VOHmin值），该电压降是由线与逻辑输出高态时的漏电流和线与逻辑所驱动门的输入电流引起的。3.5 常用CMOS门电路系列1CMOS 4000系列第一个商业上成功的CMOS系列是4000系列（包括4500系列），虽然4000系列的功耗低，但是具有速度慢和与TTL（有关TTL系列的内容在后面介绍）系列不容易接口的缺点。4000系列具有以下优点：电源电压范围宽（318 V）；功耗低；高噪声容限。但是也有如下缺点：传输延迟时间长（在100 ns左右）；输出驱动能力小，只能达到1个74LS门的驱动能力，这里一个74LS门的驱动能力是0.4 mA；容易出现芯片自锁；对静电敏感
26、，易受静电损坏。274系列中的CMOS芯片 74系列器件的命名格式是74FAMnn，这里FAM表示器件所属的系列，而数字nn表示器件的功能。只要nn相同，就说明这些器件的功能相同。例如74HC30、74HCT30、74AC30、74ACT31、74AHC30都是8输入端与非门。（1）HC和HCT系列 早期74系列中的CMOS芯片是HC（High speed CMOS）和HCT（High speed CMOS，TTL compatible），与4000系列比较，它们具有更高的灌电流、拉电流能力和速度，而且HCT系列使用5 V电源，与使用5 V电源的TTL器件完全兼容，可以混合使用。74HC系列主
27、要用于都是74HC系列的系统设计，它的电源电压范围为26 V，电源电压越高允许使用的速度越高，而低的电源电压可以减小功耗。图3-32 74HC和74HCT系列的输入输出电平（2）VHC和VHCT系列 20世纪80年代，又开发出了VHC（Very High Speed CMOS）和VHCT（Very High Speed CMOS，TTL compatible）系列的CMOS芯片。这两个系列的速度是HC和HCT系列的两倍。像HC和HCT系列一样，VHC和VHCT的区别是它们能够辨认的输入电平不同，而输出特性是完全相同的。该系列具有肖特基TTL逻辑电路的速度以及CMOS电路的功耗，以及灌电流和拉电
28、流能力相同的特点。（3）AHC、AHCT系列 以上叙述的VHC和VHCT系列器件由Mototola、Fairchild和Toshiba公司制作，而AHC和AHCT系列是Texas Instruments和Philips公司生产的兼容产品。其技术指标与VHC和VHCT系列器件基本相同。（4）AC、ACT系列 该系列除具有以上各系列的优点外，还具有24 mA的灌电流和拉电流负载能力。3CMOS各系列芯片的电特性（1）电源电压范围不同CMOS系列芯片的工作电源电压如表3-12所示。HCHCTVHCVHCTACACTAHCAHCT4000B电源电压范围（V）264.55.525.54.55.5264.
29、55.525.54.55.5318（2）输入特性CMOS各系列芯片的输入特性如表3-13所示。说 明符号条 件HCHCTVHCVHCTACACTAHCAHCT4000B输入漏电流（mA）IImax输入电压为任何值典型输入电容（pF）CINmax3.53.5444.54.5335低电平输入电压（V）VILmax（电源电压为5 V）1.50.81.50.81.50.81.50.81.5高电平输入电压（V）VIHmin（电源电压为5 V）3.52.03.52.03.52.03.523.5（3）输出特性CMOS各系列芯片的输出特性如表3-14所示。说 明符号条 件HCHCTVHCVHCTACACTAH
30、CAHCT4000B低电平输出电流（mA）IOLmaxCIOLmaxTCMOS负载TTL负载0.024.00.024.00.058.00.058.00.0524.00.0524.00.058.00.058.00.51低电平输出电压（V）VOLmaxCVOLmaxTIOUTIOLmaxCIOUTIOLmaxT0.10.260.10.260.10.360.10.360.10.360.10.360.10.360.10.360.050.4高电平输出电流（mA）IOHmaxCIOHmaxTCMOS负载TTL负载-0.02-4.0-0.02-4.0-0.05-8.0-0.05-8.00.0524.00.0
31、524.0-0.05-8.0-0.05-8.0-0.16-3.2高电平输出电压（V）VOHmaxCVOHmaxT|IOUT|IOHmaxC|IOUT|IOLmaxT|4.43.984.43.984.43.943.152.54.43.864.43.864.43.944.43.944.62.5（4）传输延迟CMOS各系列中四2输入与非门的传输延迟时间如表3-15所示 系 列HCHCTVHCVHCTACACTAHCAHCT4000B典型传输延迟时间tPHL/tPLH（ns）7103.75.56.05.53.23.3125测试条件：负载电容CL1515151550501515505）功耗电容CMOS各
32、系列中四2输入与非门的典型功耗电容如表3-16所示。系 列HCHCTVHCVHCTACACTAHCAHCT典型功耗电容CPD222219173030773.6 低电压CMOS器件有两个原因使CMOS器件的电压越来越小：由CMOS器件功耗的计算公式CV2f可知，只有减小电源电压，才能减小功耗。因为MOS管的体积越来越小，绝缘层越来越薄，绝缘强度不能忍受5 V电压。所以IC工业标准委员会（JEDEC），选择了3.3、2.5和1.8三个电源电压标准，同时还给出了在这些电压下的输入和输出逻辑电平。1低压器件中的新电路结构在低压器件中，使用了一些新的电路结构（1）忍受5 V电压的输入端图3-33 HC、
33、HCT与VHC、VHCT 图3-33（a）所示的HC、HCT系列输入电路,在高于VCC+0.5 V的输入信号到达输入端后，电路中的二极管将导通，产生比较大的正向电流。而图3-33（b）所示的VHC、VHCT系列输入电路，由于没有钳位二极管D2，所以就不会在输入信号过高时出现经过二极管流入电源的电流。（2）忍受5 V电压的输出端图3-34（a）所示的是一般的CMOS器件输出电路图3-34（b）所示的是能够忍受5 V电压的输出结构。2常用低压CMOS系列（1）LVC系列LVC（Low_Voltage_CMOS Logic）是低压CMOS系列产品，该系列主要用于3.3 V、2.5 V和1.8 V电源
34、电压的逻辑系统。该系列具有对称负载能力、总线保持，I/O引脚能够忍受5 V电压，支持部分电源断电和可选串联阻尼电阻等功能。（2）LV与LV-A系列LV（Low_Voltage_CMOS Logic）系列可用于3.3 V或5 V逻辑系统设计中，而LV-A是改进产品，主要用于3.3 V、2.5 V和2.5 V电源电压的逻辑系统。该系列具有忍受5 V的I/O引脚、对称驱动能力，并支持部分电路断电。（3）ALVC系列ALVC（Advanced Low_Voltage_CMOS Logic）是先进低电压CMOS逻辑，主要用于电源电压为3.3 V、2.5 V和1.8 V的逻辑系统。该系列具有总线保持功能和
35、灌电流拉电流负载能力相同的特点。（4）LVT系列LVT（Low_Voltage Technology），该系列主要用于3.3V系统设计，极限灌电流负载64 mA、拉电流负载32 mA，传输延迟最快达到4 ns，而且输入端兼容TTL逻辑电平，并能忍受5.5 V的输入信号。3.7 分立元件门电路3.7.1 二极管与二极管逻辑门1半导体二极管工作原理半导体二极管是由P型（空穴，具有正极性）和N型（电子，具有负极性）半导体互相接触形成的PN结构成，其结构如图3-35（a）所示。PN结具有单向导电性，就是当P区加正电压、N区加负电压时，PN结导通；P区加负电压，N区加正电压时，PN结截止。或者说二极管阳
36、极加正电压，阴极加负电压时，二极管导通，否则二极管截止。PN结正向导通时，其两端的压降VD通常在0.60.7 V之间。按照图3-36（a）所示电路连接，可以做出图3-36（b）所示的二极管两端的电压VD与电流ID之间的伏安特性曲线。当二极管正向连接时，所做曲线为正向伏安特性，当二极管反向连接时，所做曲线为反向伏安特性。伏安曲线的第一象限为正向特性，在二极管压降VD大于0.7 V后，二极管电流ID与VD之间呈指数关系；第三象限的反向部分分为两段，A点右侧部分为反向特性，其特点是反偏电流很小、基本保持常数，且不随反向电压变化；在A点左侧部分称为击穿特性，其特点是反向电流变化很大，反向电压变化很小。
37、图3-37（a）显示的是在二极管两端正向电压（又称为管压降）小于0.7 V时的等效电路，这时二极管就像开关断开，不导通；图3-37（b）显示的是当二极管两端正向电压大于0.7 V时，可看做一个正向导通电阻rD与0.7 V的电压源串联，这里正向导通电阻rD为 。图3-37（c）所示的等效伏安特性表明当二极管正向端电压小于0.7 V，二极管不导通；当二极管正向端电压大于0.7 V，二极管导通，但由于电阻rD的影响，流经二极管的电流与电压呈正比例关系。如果二极管逻辑电路中串联的其他电阻比电阻rD的阻值（典型值为25）大很多，则可以忽略电阻rD，使二极管电路分析起来更简单，这时的等效伏安特性如图3-3
38、7（d）所示。DD/VI2用二极管实现简单门电路（1）二极管或门二极管或门如图3-38所示。（2）二极管与门二极管与门如图3-39所示。3.7.2 双极性三极管 所有的TTL逻辑电路都使用双极性晶体三极管（由于采用空穴与电子两种极性的载流子工作，所以称为双极性晶体管，简称三极管）。如图3-40（a）所示，三极管实际就是两个背靠背的PN结连接在一起，NPN三个区引出三个电极：基极B、集电极C和发射极E。而两个PN结分别称为基极-发射极之间的发射结和基极-集电极之间的集电结。这样排列的三极管称为NPN型三极管 如果有电流IB穿过基极-发射极间的PN结，就有与IB成比例的电流IC从集电极流入，这时流
39、出发射极的电流IE=IB+IC。基极电流IB与集电极电流IC之间的关系为IC=IB，这里b称为电流放大倍数，典型值为200。三极管就像是一个电流控制开关，如果从它的基极流入一个小电流IB，它的发射极和集电极之间将有电流IC流动，就像开关被接通；若是基极上没有流入电流IB，则它的发射极与集电极之间没有电流IC，就像开关被断开。因此三极管就是电流IB控制电流IC的电流开关。若三极管电路中的输入输出信号回路共用发射极作为公共端，则称为共发射极电路。三极管的工作状态分为放大、截止和饱和三种。放大状态：集电极电流IC与基极电流IB之间的关系为IC=IB，由于b为常数，所以基极电流IB与IC之间呈线性关系
40、，弱电流信号IB被线性放大，得到集电极电流IC。截止状态：如果输入信号VIN小于0.7 V，则发射结电压VBE（基极-发射极间的PN结）太低，因此基极电流IB=0，由关系IC=IB可知集电极电流IC为0，R2上压降为0，VCE等于VCC，这时的晶体管处于截止状态，集电极与发射极之间没有电流，就像开关断开一样。饱和状态：如果VIN超过0.7 V，则发射结电压VBE（基极-发射极间的PN结）为正向电压，形成IB电流，这时有：而集电极与发射极之间的电压VCE为：该方程成立的条件是VCE不能小于零。在VCE为0时，最大ICmax=VCC/R2，只要基极电流IB足够大，使IBICmax，就可以使VCE足
41、够小，达到饱和VCE（sat），VCE（sat）的典型值是0.10.3V。如果VCE等于VCE（sat），则说明三极管处于饱和状态，这时集电极电流IC由于串联电阻R2不能再增大，而VCE的值不能再小了。在饱和状态，IB与IC之间没有 倍的线性关系。CECCC2VVIR-INB10.7VIR-三极管就像是一个开关，当三极管饱和时，IC等于VCC/R2，就像开关接通；当三极管截止时，就像开关断开，IC=0。在逻辑门电路中就是使用三极管的这两个状态。3.7.3 三极管非门三极管非门（反相器）如图3-42（a）所示。VOUT与VIN之间的传输特性如图3-42（b）所示。若是VIN足够高，超过逻辑高电平
42、（2 V），则三极管饱和，VOUT电压小于逻辑低电平（0.4 V）；若是VIN足够低，低于逻辑低电平（0.4 V），则三极管截止，VOUT电压大于逻辑高电平（2.4 V）。因此三极管非门具有逻辑非功能。由于二极管与门和或门具有级联时逐级提高输出低电平、降低高电平的缺点，因此实际中，常用二极管与门后接三极管非门组成与非门，二极管或门后接三极管非门组成或非门，由于非门的输出低电平在0.4 V以下，高电平接近VCC，因此即使多级互连，也不会改变低电平或是高电平值。由二极管门电路与三极管非门组成的数字电路又称为DTL电路。3.8 标准TTL门电路1标准TTL非门7404（1）非门7404的工作原理 图
43、中Q1是输入耦合三极管、D1是输入钳位二极管、Q2是裂相三极管、三极管Q3和Q4组成的输出形式称为图腾柱（totem-pole）输出或是推挽（push-pull）输出。输入端是高电平的情况如图3-44（a）所示，若输入端电平高于2 V，使Q1的基极电位足够高，使Q2导通和Q3导通，并将Q1基极电位钳位2.1 V；而Q2的导通，一方面使Q4截止；另一方面使Q3导通，从而使输出端与地线之间形成低阻通道，输出端呈现低电平（典型值为0.2 V）。输入端是低电平的情况如图3-44（b）所示，若输入端电平低于0.8 V，Q1的基极电位只有1.5 V，使Q2与Q3的发射结不导通，由于不能形成IC1电流，因此
44、使Q1处于深饱和状态；Q2处于截止状态，一方面使Q3截止，另一方面使Q4导通，输出端与电源VCC之间形成低阻通道，输出端呈现高电平（典型值为3.4 V）。（2）非门7404传输特性非门7404的传输特性如图3-45所示。2TTL与非门7400 2输入TTL与非门7400电路结构如图3-46所示，电路结构与TTL非门基本相同，只是输入管Q1改成了多发射极三极管。3集电极开路门 集电极开路门（OC门）电路，就像漏极开路门一样，是常用的一类门电路，图3-47就是标准的TTL集电极开路门电路及其符号。集电极开路门可以实现线与逻辑，其电阻的计算原则是：4或非门典型的两输入端或非门电路如图3-48所示。5
45、三态门TTL三态非门及其符号如图3-49所示，3.9 74LS系列门电路3.9.1 74LS系列门电路基本工作原理1肖特基三极管当一个工作在饱和状态的三极管输入发生变化使其进入截止状态时，需要延迟一段时间才能进入截止状态，原因是在饱和状态下三极管PN结中存储的载流子消散需要时间，这个延迟时间称为存储时间。肖特基三极管是在三极管的基极和集电极之间并联一个肖特基二极管，如图3-50（a）所示。肖特基二极管是利用金属和半导体接触形成势垒的二极管当正向偏置时，肖特基二极管的压降为0.25 V左右。图3-51（a）所示的是一般的三极管在饱和时的各个极间的电位差，它的基极与集电极之间的电位差为0.4 V；
46、而图3-51（b）所示的肖特基二极管钳位的三极管基极与集电极之间的电位差是0.25 V。274LS系列门电路 以74LS00为例介绍常用的74LS低功耗肖特基系列（或LS-TTL）门电路。四2输入与非门74LS00芯片中一个门的电路如图3-52所示。（1）二极管与门保护电路二极管D1A、D1B和电阻R1组成二极管与门。（2）裂相电路三极管Q2和有关的电阻用于产生两个互补相位（裂相）的电压以控制输出级工作。（3）输出极输出极采用推挽（Push-pull）输出结构，（4）有源泄放电路有源泄放电路由三极管Q6组成，作用是使Q5管从饱和状态快速进入截止状态。该电路由二极管与门和输入保护电路、裂相电路、
47、输出电路、有源泄放电路四部分组成。a）输入端有一个或两个信号是低电平情况。由于输入端中有一个或两个信号是低电平（0.8 V），则V2B点的电位等于输入低电平的最大值0.8 V加肖特基二极管的正向压降0.25 V，等于1.05 V。由于V2B电位低，所以Q2截止，使Q5、Q6截止，并使Q3和Q4导通，使电源与输出端之间形成低阻通道，输出端输出高电平。b）输入端两个信号都是高电平情况。两个输入端都是高电平，使Q2和Q5导通，而Q2、Q5的导通使V2B电位为两个PN结压降。由于Q2导通，使Q3基极电位太低，使Q3和Q4处于截止状态。Q5导通，使地线和输出端之间呈现低阻通道，输出端输出低电平；而Q2导
48、通，使Q6导通，为Q5从饱和状态向截止状态转换做好准备。在输出端Y从低电平转换为高电平时，当Q2由导通转为截止瞬间，Q6仍然处于导通状态，使Q5的基极与地线之间有低阻通道，Q5基极电位瞬时为低，使Q5快速由导通转为截止。在输出端Y从高电平转换为低电平时，肖特基势垒二极管D3用于消散Q4的基极存储电荷，D4用于消散负载电容存储的电荷。该电路采用肖特基势垒二极管构成与门，目的也是消除多发射极三极管的电荷存储效应。c）输出高电平电压的估算。在0.4 mA负载时，若忽略R2电阻上的电压降，则输出高电平应该等于电源电压5V减去两个发射结压降，为3.8 V左右；但是考虑电源电压为最低（4.5 V），同时还
49、有0.4 mA拉电流负载的情况，则输出电压会比3.8 V低很多，但是无论如何比2.7 V高。所以LS-TTL数据说明书给出的最小输出高电平电压是2.7 V。d）输出低电平电压的估算。由于Q5管脱离了深饱和状态，导致了输出低电平电压的升高，最大值可达0.5 V。3传输特性74LS00的典型传输特性如图3-53所示。图3-53 74LS00的电压传输特性3.9.2 74LS系列门电路电特性174LS00与非门电路的电特性（1）主要极限值电源电压VCC与输入电压VI的最高极限值为7 V，实际使用中应该注意不要超出极限值7 V。符号参 数数值单位VCC电源电压7VVI直流输入电压7V（2）推荐工作条件
50、符号参 数最小数值典型数值最大数值单位VCC电源电压4.7555.25VVIH直流输入高电平2VVIL直流输入低电平0.8VIOH高电平输出电流-0.4mAIOL低电平输出电流8mATA环境温度070（3）静态电特性符号参 数实验条件（环境温度为25）最小典型最大单位VIk输入钳位电压-18 mA-1.5VVOH高电平输出电压VCC最小，IOH最大（-0.4 mA），VIL最大2.73.4VVOL低电平输出电压VCC最小，IOL最大（8 mA），VIH最小0.350.5V4 mA0.250.4VII输入电流7 V0.1mA VCC最大，VIVCC最大，VIVCC最大，VIVCC最大，VI符号参
