1、12023-1-1周次实验内容1、2仪器使用、运放基本应用（16学时）3单管放大器PSPICE软件仿真过程（8学时）4、5单管放大器电路安装、调试与性能参数测量（16学时）6、7音响放大器设计（4学时）8（4学时）9、10小规模数字集成电路应用（16学时）22023-1-1（4学时）17多功能数字钟设计（24学时）14、15、1613篮球竞赛30s定时器设计（16学时）11、121832023-1-142023-1-11.集成逻辑门的应用集成逻辑门的应用 6.1.5 实验任务实验任务 (p144)2.D触发器与逻辑门应用电路设计触发器与逻辑门应用电路设计 6.4.5 设计任务设计任务 设计课题
2、设计课题2 （p163）52023-1-1从制造工艺分，有从制造工艺分，有TTL、CMOS门两大类，从逻辑功能上分，门电路有哪些主要的类型？门两大类，从逻辑功能上分，门电路有哪些主要的类型？门电路有哪些主要参数？如何测试这些参数？门电路有哪些主要参数？如何测试这些参数？在使用门电路时，应该注意哪些问题？在使用门电路时，应该注意哪些问题？门电路输出端可以直接相连，实现门电路输出端可以直接相连，实现“线与线与”吗？吗？如何给输入端提供高、低电平？如何给输入端提供高、低电平？62023-1-16.1.1 TTL门电路的主要参数及使用规则门电路的主要参数及使用规则1.TTL与非门电路的主要参数与非门电
3、路的主要参数2.TTL器件的使用规则器件的使用规则6.1.2 CMOS门电路的主要参数及使用规则门电路的主要参数及使用规则1.CMOS与非门电路的主要参数与非门电路的主要参数2.CMOS器件的使用规则器件的使用规则6.1.3 集成逻辑门的基本应用（以自学为主）集成逻辑门的基本应用（以自学为主）6.1.4 数字电路的调试技术（以自学为主）数字电路的调试技术（以自学为主）72023-1-11.TTL与非门电路的主要参数与非门电路的主要参数 静态功耗静态功耗PD:输出高电平输出高电平VOH:输出低电平输出低电平VOL:扇出系数扇出系数NO:PD 50 mWVOH 3.5 V，为逻辑，为逻辑1；VOL
4、 0.4 V，为逻辑，为逻辑0；NO =IOL/IIS&mA+5V IIS 1k RP 100+VCC（+5V）+VO0.4V 为合格 mA V&82023-1-11.TTL与非门电路的主要参数与非门电路的主要参数 平均传输延迟时间平均传输延迟时间tpd:直流噪声容限直流噪声容限VNH和和VNL:tPLH50%50%50%50%tPHL输入输入同相同相输出输出tpd=(tPLH+tPHL)/2 tpd的数值很小，一般为几纳秒至几十纳秒。的数值很小，一般为几纳秒至几十纳秒。指输入端所允许的输入电压变化的极限范围。指输入端所允许的输入电压变化的极限范围。VNH=VOH minVIH minVNL=
5、VIL maxVOL max92023-1-12.TTL器件的使用规则器件的使用规则电源电压电源电压+VCC:只允许在只允许在+5V10%范围内，超过该范围可能会损坏器件或使逻辑功能混乱。范围内，超过该范围可能会损坏器件或使逻辑功能混乱。电源滤波电源滤波 TTL器件的高速切换，会产生电流跳变，其幅度约器件的高速切换，会产生电流跳变，其幅度约4mA5mA。该电流在公共走线上该电流在公共走线上的压降会引起噪声干扰，因此，要的压降会引起噪声干扰，因此，要尽量缩短地线以减小干扰尽量缩短地线以减小干扰。可在电源端。可在电源端并接并接1个个100 F的电容作的电容作为低频滤波及为低频滤波及1个个0.01
6、F0.1 F的电容的电容作为高频滤波。作为高频滤波。102023-1-1输出端的连接输出端的连接 不允许输出端直接接不允许输出端直接接+5V或接地或接地。除。除OC门和三态门和三态(TS)门外，其它门电路的输出端门外，其它门电路的输出端不允许并联使用不允许并联使用，否则，会引起逻辑混乱或损坏器件。，否则，会引起逻辑混乱或损坏器件。输入端的连接：输入端的连接：或门、或非门或门、或非门等等TTL电路的多余的输入端电路的多余的输入端只能接地只能接地，不能悬空；，不能悬空；与门、与非门与门、与非门等等TTL电路的多余输入端电路的多余输入端可以悬空可以悬空(相当于接高电平相当于接高电平)，但易受到外界干
7、扰，可，但易受到外界干扰，可将它们接将它们接+VCC或与其它输入端并联使用，输入端并联时，从信号获取的电流将增加。或与其它输入端并联使用，输入端并联时，从信号获取的电流将增加。高电平输入高电平输入输入端串入输入端串入1只只1k 10k 电阻与电源连接电阻与电源连接 或直接接电源电压或直接接电源电压+VCC低电平输入低电平输入输入端直接接地输入端直接接地112023-1-11.CMOS与非门电路的主要参数与非门电路的主要参数 电源电压电源电压+VDD:+VDD一般在一般在+5V+15V范围内均可正常工作，并允许波动范围内均可正常工作，并允许波动10%。静态功耗静态功耗PD:约在微瓦量级。约在微瓦
8、量级。输出高电平输出高电平VOH:VOHVDD 0.5V为逻辑为逻辑1。输出低电平输出低电平VOL:VOLVSS+0.5V为逻辑为逻辑0(VSS=0V)。扇出系数扇出系数NO:在工作频率较低时，扇出系数不受限制。但在高频工作时，由于后级门的输入电在工作频率较低时，扇出系数不受限制。但在高频工作时，由于后级门的输入电容成为主要负载，扇出系数将受到限制，一般容成为主要负载，扇出系数将受到限制，一般NO=1020。122023-1-11.CMOS与非门电路的主要参数与非门电路的主要参数 平均传输延迟时间平均传输延迟时间tpd:CMOS电路的平均传输延迟时间比电路的平均传输延迟时间比TTL电路的长得多
9、，通常电路的长得多，通常tpd 200ns。直流噪声容限直流噪声容限VNH和和VNL:CMOS器件的噪声容限通常以电源电压器件的噪声容限通常以电源电压+VDD的的30%来估算。来估算。当当+VDD=+5V时，时，VNH VNL=1.5V，可见，可见CMOS器件的噪声容限比器件的噪声容限比TTL电路的要大得多，因电路的要大得多，因此，抗干扰能力也强得多。此，抗干扰能力也强得多。提高电源电压提高电源电压+VDD是提高是提高CMOS器件抗干扰能力的有效措施。器件抗干扰能力的有效措施。132023-1-1l 电源电压电源电压+VDD:电源电压不能接反，规定电源电压不能接反，规定+VDD接电源正极，接电
10、源正极，VSS接电源负极接电源负极(通常接地通常接地)。6.1.2 CMOS门电路的主要参数及使用规则门电路的主要参数及使用规则 输出端的连接：输出端的连接：输出端不允许直接接输出端不允许直接接+VDD或地，除三态门外，不允许两个器件的输出端连接使或地，除三态门外，不允许两个器件的输出端连接使用。用。输入端的连接：输入端的连接：输入信号输入信号Vi应为应为VSSViVDD，超出该范围会损坏器件内部的保护二极管或绝缘栅极，超出该范围会损坏器件内部的保护二极管或绝缘栅极，可在输入端串接一只限流电阻可在输入端串接一只限流电阻(10100)k ；工作速度不高时，允许输入端并联使用。工作速度不高时，允许
11、输入端并联使用。多余的输入端多余的输入端不能悬空不能悬空，应按逻辑要求接，应按逻辑要求接+VDD或或VSS(地地)；142023-1-1 3.门电路构成的触发器门电路构成的触发器(a)(b)+5V R 1k vo vO S K 由由 1 到到 2 K 由由 2 到到 1 Q SR Q&3.3k2 S 5V 74LS00 K 1 2 R&Q 152023-1-1 VCC(5V)Rc 4 130 Rc 2 1.6k Rb2 1.6k T4 T2 T3 T1 A B Re 2 1k D VC C(5V)Rc 4 130 Rc 2 1.6 k Rb2 1.6 k T4 T2 T3 T1 A B Re
12、2 1k D vOHvOLX6.1.3 集成逻辑门的基本应用集成逻辑门的基本应用 为何普通与非门的输出端不能为何普通与非门的输出端不能并联（线与）使用？并联（线与）使用？162023-1-1 TTL 电路电路 TTL 电路电路 D C B A T1 T2 VCC RP L 6.1.3 集成逻辑门的基本应用集成逻辑门的基本应用 CDABRL A B C D&VCC172023-1-1VOH 4.OC门和三态门和三态(TS)门的应用门的应用 因因OC门输出端是悬空的，使用时一定要在输出端与门输出端是悬空的，使用时一定要在输出端与电源之间接一电阻电源之间接一电阻RL。&5V 74LS00 RL&VC
13、C 74LS03&m&n n个个OC门线与驱动门线与驱动TTL门电路门电路IHOHmin OHCCmaxLImnIVVR IIHIIHILIOH182023-1-1 4.OC门和三态门和三态(TS)门的应用门的应用 因因OC门输出端是悬空的，使用时一定要在输出端与门输出端是悬空的，使用时一定要在输出端与电源之间接一电阻电源之间接一电阻RL。IHOHmin OHCCmaxLImnIVVR VOL&5V 74LS00 RL&VCC 74LS03&m&n n个个OC门线与驱动门线与驱动TTL门电路门电路IILIILILIOLVOHVOHIOHILOLmax OLCCmin LmIIVVR 19202
14、3-1-1 A1 C1 1 EN Y1 74LS1251A1C1EN1EN1EN1A2C2A3C3Y1Y2Y3总线6.1.3 集成逻辑门的基本应用集成逻辑门的基本应用 三态三态(TS)(TS)门与普通门电路不同之处在于多了一个控制端门与普通门电路不同之处在于多了一个控制端(又称禁止端或使能端又称禁止端或使能端EN)EN)。将三态缓冲驱动器的输出端直接并联到一将三态缓冲驱动器的输出端直接并联到一条公共总线上，当它们的控制端条公共总线上，当它们的控制端Ci 轮流为低轮流为低电平时，可将各组数据轮流地传送到总线上电平时，可将各组数据轮流地传送到总线上。202023-1-11.集成逻辑门的应用集成逻辑
15、门的应用 6.1.5 实验任务实验任务 (p144)2.D触发器与逻辑门应用电路设计触发器与逻辑门应用电路设计 6.4.5 设计任务设计任务 设计课题设计课题2 （p163）212023-1-1Lmin OHCCmaxLIVVR 1.集成逻辑门的应用：集成逻辑门的应用：P144 对发光二极管：对发光二极管：VF1.5V，IF=2mA进行计算。进行计算。74LS00&5V RD&74LS03 vi D RL vo1 vo2 vo VOHILIIHIOHIF电流电流 IL=2*IIH+IOH+IF 输出为高电平输出为高电平VOH时：时：FFmin OHDIVVR 输出为低电平输出为低电平VOL时：
16、时：ILOLmax OLCCminL*2IIVVR 74LS00&5V RD&74LS03 vi D RL vo1 vo2 vo VoLIOLILIIL222023-1-1 D触发器最常见的触发方式是上升沿触发。触发器最常见的触发方式是上升沿触发。D触发器的特征方程为触发器的特征方程为 Qn+1=Dn 常见的常见的D触发器有双触发器有双D(74LS74）4D(74LS175)8D(74LS273)等等 D触发器除用来组成计数器、锁存器、移位寄存器等时序逻辑电路外，还可用来实现某些特触发器除用来组成计数器、锁存器、移位寄存器等时序逻辑电路外，还可用来实现某些特定功能。定功能。74LS74功能表功
17、能表输输 入入输输 出出预置预置PR消除消除CLR时钟时钟CPDQ0110100100不不定定11 11011 001110Q0232023-1-1Q1Q0Y3Y2Y1Y0001110011101101011110111 设计要求（见框图）：设计要求（见框图）：请用请用74LS74和逻辑门设计并组装一个模和逻辑门设计并组装一个模4的计数器，时钟的计数器，时钟CP为为1Hz；用逻辑门设计并组装一个用逻辑门设计并组装一个“2-4线译码器线译码器”（见真值表）；（见真值表）；译码器的输出接发光二极管，每次只允许一只发光管亮，使发光二极管轮流发光；译码器的输出接发光二极管，每次只允许一只发光管亮，使发
18、光二极管轮流发光；3.D触发器与逻辑门应用电路设计触发器与逻辑门应用电路设计:模模4计数计数器器2-4线线译码译码器器12k5 VCPCLRQ1Q0Y3Y2Y1Y02-4线译码器真值表线译码器真值表问题问题1：设计一个模：设计一个模4的计数器，需要用几个的计数器，需要用几个 D触发器？触发器？问题问题2：根据设计框图，你推测会看到什么样的实验结果？：根据设计框图，你推测会看到什么样的实验结果？242023-1-11.集成逻辑门集成逻辑门信号源用信号源用TTL OUT端子输出信号；端子输出信号；电源（电源（5V），），核对无误，再接入！核对无误，再接入！观察波形时，示波器用观察波形时，示波器用直
19、流耦合直流耦合输入方式；输入方式；验收时，要有验收时，要有RL、RD的计算过程的计算过程;用坐标纸画出用坐标纸画出vi、vo、vo1、vo2的波形并标出的波形并标出VOH、VOL的值；的值；画出逻辑电路图（应标上管脚号）画出逻辑电路图（应标上管脚号）;252023-1-12.D触发器与逻辑门应用电路设计触发器与逻辑门应用电路设计 P163验收时，要有设计过程验收时，要有设计过程;画出逻辑电路图（应标上管脚号）画出逻辑电路图（应标上管脚号）;记录实验现象记录实验现象将测试结果记入自拟表格中。将测试结果记入自拟表格中。将电路将电路CP 改为改为1kHz输入，示波器用输入，示波器用直流耦合直流耦合输
20、入方式，用坐标纸画出输入方式，用坐标纸画出CP、Q1、Q0和译和译码器输出波形，注意波形的时序关系，并总结观察多个相关信号时序关系的方法。码器输出波形，注意波形的时序关系，并总结观察多个相关信号时序关系的方法。262023-1-15V接地接地5V接地接地X不好的布线好的布线 272023-1-1OC门门555应用电路应用电路2-4线译码器线译码器282023-1-12.各单元电路的电源要求连在一起；各单元电路的电源要求连在一起；3.布局、布线要规范。要求：电源线用红色线，地线用黑色，信号线用其它颜色。布局、布线要规范。要求：电源线用红色线，地线用黑色，信号线用其它颜色。7.实验结果的记录要求规范。实验结果的记录要求规范。4.输入信号用正方波（输入信号用正方波（TTL OUT）。）。5.用示波器观察波形时，用用示波器观察波形时，用DC耦合输入方式。耦合输入方式。6.画输入、输出波形时，要求上、下排列。画输入、输出波形时，要求上、下排列。1.每一阶段所有任务完成后，验收一次，验收时，除检查实验结果外，要提每一阶段所有任务完成后，验收一次，验收时，除检查实验结果外，要提12个问题个问题；
