1、FPGA技术介绍及展望技术介绍及展望 FPGA技术简介技术简介 FPGA的发展现状的发展现状 FPGA的发展的发展 FPGA技术简介技术简介 可编程逻辑器件的发展历史可编程逻辑器件的发展历史 PLD及及IC开发开发EDA工具工具 常用常用FPGA开发语言开发语言 硬件描述语言硬件描述语言FPGA（Field Programmable Gate Array)现场可编程门阵列可编程逻辑器件的发展历史可编程逻辑器件的发展历史 早可编程逻辑器件主要有：只读存贮器(PROM)、紫外线可擦除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。结构简单，只能完成简单的数字逻辑功能 PAL、PL
2、A结构稍复杂，由一个可编程的“与”平面和一个固定的“或”平面构成，都可以现场可编程，两个平面的连接关系也可编程，能以乘积和的形式完成大量的组合逻辑功能。通用阵列逻辑GAL(Generic Array Logic)，采用了EEPROM工艺，实现了电可擦除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性。早期PLD实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路 20世纪80年代中期,推出 CPLD(Complex Programmab1e Logic Dvice)和与标准门阵列类似的FPGA(Field Programmable Gate Ar
3、ray）FPGACPLD 概述概述 FPGACPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。相当一个子系统部件。FPGA/CPLD结构由三大部分组成的。1.一个二维的逻辑块阵列，构成了PLD器件的逻辑组成核心。2.输入输出块。3.连接逻辑块的可编程内部连线资源。连线资源：由各种长度的连线线段组成，其中有一些可编程的连接开关，它们用于逻辑块之间、逻辑块与输入输出块之间的连接。对用户而言，CPLD与FPGA的内部结构稍有不同，但用法一样，所以多数情况下，不加以区分。用户可以反复编程、擦除、使用或者在外围电路不动的情况下用不同的开发软件在FPGA上实现不同的逻辑功能。可编程内部连线逻辑单
4、元输入/输出单元 FPGA结构通用逻辑单元输入/输出单元全局可编程布线区 CPLD结构FPGACPLD 的应用的应用 随着VlSI工艺的不断提高，单一芯片内部可以容纳上百万个晶体管，FPGACPLD芯片的规模也越来越大，其单片逻辑门数已达到上百万门，实现的功能也越来越强，同时也可以实现系统集成。FPGACPLD芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风险和费用，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能定义。所以，FPGACPLD的资金投入小，节省了许多潜在的花费。用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同的
5、功能。用FPGAPLD 试制样片，能以最快的速度占领市场。FPGACPLD软件包中有各种输入工具和仿真工具，及版图设计工具和编程器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。当电路有少量改动时，更能显示出FPGACPLD的优势。电路设计人员使用FPGACPLD进行电路设计时，不需要具备专门的IC(集成电路)深层次的知识，FPGACPLD软件易学易用，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。PLD及及IC开发开发-EDA工具工具 EDA（Electronic Design Automation）即“电子设计自动化”，是指以计
6、算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具软件。集成的集成的PLD/FPGA开发环境开发环境 由半导体公司提供，基本上可以完成从设计输入（原理图或HDL）仿真综合布线下载到器件等囊括所有PLD开发流程的所有工作。如Altera公司的Maxplus、Quartus，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其优势是功能全集成化，
7、可以加快动态调试，缩短开发周期；缺点是在综合和仿真环节与专业的软件相比，都不是非常优秀的。综合类综合类EDA软件软件 EDA软件的功能是对设计输入进行逻辑分析、综合和优化，将硬件描述语句（通常是系统级的行为描述语句）翻译成最基本的与或非门的连接关系（网表），导出给PLD/FPGA厂家的软件进行布局和布线。为了优化结果，在进行较复杂的设计时，基本上都使用这些专业的逻辑综合软件，而不采用厂家提供的集成PLD/FPGA开发工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler 等。仿真类软件仿真类软件 这类软件的功能是对设计进行模
8、拟仿真，包括布局布线（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了门延时、线延时等的“时序仿真”（也叫“后仿真”）。复杂一些的设计，一般需要使用这些专业的仿真软件。因为同样的设计输入，专业软件的仿真速度比集成环境的速度快得多。此类软件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。常用的常用的FPGA开发语言硬件描述语言开发语言硬件描述语言 硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思
9、想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构。VHDL:1995年以前唯一制订为标准的硬件描述语言，不具有晶体管开关级的描述能力和模拟设计的描述能力。目前的看法是，对于特大型的系统级数字电路设计，VHDL是较为合适的。Verilog HDL:是在1983年，提出了用于快速门级仿真的XL算法。随着Verilog-XL算法的成功，Verilog HDL语
10、言得到迅速发展。基于Verilog HDL的优越性，Verilog有了模拟设计描述的能力。Superlog一种新的系统级硬件描述语言，提供更多级别的硬件综合抽象级，为各种系统级的EDA软件工具所利用。Superlog是一种具有良好前景的系统级硬件描述语言。SystemC 系统级设计语言，能同时实现较高层次的软件和硬件描述的系统级设计语言，满足SoC的设计要求。常用的常用的FPGA开发语言硬件描述语言开发语言硬件描述语言FPGA的发展前景的发展前景 65nm器件及提供高性能与低成本的多样化应用平台 FPGA产业的每次重大飞跃都离不开半导体生产工艺的更新，它是半导体业最前沿的生产工艺、更新速度最快
11、。从130nm到90nm再到65nm。生产工艺的不断升级带给FPGA更高的密度、更快的速度、更低的成本。FPGA厂商亦竞争激烈，一方面帮助用户提供更多设计方案，进一步缩小产品尺寸、降低成本与功耗，另一方面为提升FPGA竞争力，拓宽其市场增值空间。FPGA业界双雄争先恐后发布基于65nm的产品系列。Altera发布了Stratix III系列，Xilinx宣布推出第二个系列的VIRTEX-5 LXT。之后，半导体制造工艺将采用32nm节点，芯片制造商可以制造包含数十亿个晶体管的单芯片产品，采用这种工艺的FPGA会包含一亿个可编程逻辑门，而且FPGA平台会采用创新的封装技术将存储器、模拟混合信号电
12、路、通用接口、传感器、各种I/O集成到一起，这样的FPGA会成为许多电子产品的核心。65nm工艺提升工艺提升FPGA竞争力FPGA的发展前景的发展前景自1990年来，FPGA的成本降低了500倍、功耗降低了50倍、逻辑容量提高了200倍、速度快了40倍，到2010年，FPGA在价格上降低5倍，容量增大5倍，单位功耗会有多5倍的功能，另外速度还会提升5倍，除了可编程逻辑功能外，FPGA还集成了很多IP硬核，例如最新的PCIe&以太网模块、高速串行收发器、DSP模块以及嵌入式处理器等向SoC发展。这与传统DSP和CPU等处理器的发展方向类似，它们也在片上集成了各种硬件加速器，为特定应用提供更高的性
13、能。FPGA通过把更多硬核集成进去，能够适合更多特定的市场，这是一个趋势，不过和同类方案相比，FPGA是可编程的，继承了很多可编程特性。除了这种片上集成外，FPGA在未来有另一种革命性的趋势，即利用系统级封装技术(SiP)实现“虚拟SoC”。虚拟SoC可能会在同一个封装中集成传感器阵列、处理器、存储器、通用接口、混合信号和高压I/0等器件，以替代带有固化IP的大芯片。由于是多个裸片，每种器件都可以使用最适合自己的工艺，在降低成本、功耗和体积的同时，保持了高性能。FPGA向向SoC和专用化发展，做为设计通用平台和专用化发展，做为设计通用平台 FPGA的发展前景的发展前景 Xilinx推出业界应用
14、最广泛设计套件ISE 9.1i Altera发布Quartus II，延续效能优势：对于FPGA、CPLD以及结构化ASIC设计，Quartus II是性能和效能首屈一指的设计软件。与高端65nm竞争FPGA相比，Quartus II 软件和Stratix III FPGA现在具有两个速率等级优势，而且编译时间快3倍。Actel发布Libero IDE v8.1版本，助力便携式设计：基于基于FPGA的嵌入式系统的嵌入式系统EDA平台平台 FPGA的发展前景的发展前景 FPGA主要向两个方向发展以更好地满足系统要求：高密度/高性能应用和中等密度/成本的敏感型应用。Altera表示，低成本和高性能
15、这两类产品在架构和成本结构上都有独特的要求，低成本产品将挑战目前许多中低密度ASIC应用，而高性能产品将被做得越来越大，超过200万ASIC门，主频速度高于300 MHz。它将挑战高端ASIC和其他系统元器件市场，例如网络处理器及高端DSP处理器。未来Altera将继续开发两种类型的产品，加快向应用市场渗透。“随着系统复杂度提升与上市时间加快，高性能FPGA的发展趋势是将成为系统核心芯片，系统厂商对FPGA的要求也越来越严格，体现在功耗、性能、易用性和成本等四大方面。这样的FPGA已经演变成一种可编程系统平台，FPGA迈向设计通用平台，满足多样化需求迈向设计通用平台，满足多样化需求FPGA的发
16、展前景的发展前景 由于在性能和灵活性方面的完美组合，FPGA在DSP领域的应用越来越普遍，诸如通信、多媒体和国防行业等高增长的市场都非常需要高性能的DSP技术。这些市场的特点在于始终处于连续的变化之中，不断变化的标准、市场需求、客户需求以及竞争态势。要跟上市场变化，企业就需要一种强大且灵活的处理器FPGA就是这种特别适合的技术。FPGA将继续集成更多的DSP硬核，以应对3G、高清安防、高清视频的需求。目前，在Xilinx Virtex5中已经集成了640个DSP slice硬核，可以在550MHz频率下达到352GMAC的性能！未来，FPGA的DSP处理性能会更高！DSP和嵌入式应用成热点和嵌
17、入式应用成热点 FPGA带来的另一个应用就是可重构系统（Reconfigurable System），目前这项技术还主要应用在军事和航天领域。目前所使用的嵌入式计算项目描述为“静态”的，它依赖基于固定架构的、已将现有软件性能发挥到极至的硬件驱动型“点方案(point solutions)”。“静态方式缺乏满足动态任务要求的多样性，其所导致的性能下降或差强人意的匹配处理性能结果将损害我们的战斗力。”可重构处理器或可重构计算架构是解决这个挑战的关键。FPGA的发展前景的发展前景FPGA的发展前景的发展前景FPGA生态系统成形生态系统成形 回顾历史，半导体产业逐步走向细化，70年代的半导体公司包揽了
18、设计的各个环节，到80年代，EDA软件和FPGA兴起，让一部分工作外包，到90年代，再次让芯片制造外包。“大容量大规模高度复杂FPGA的引进使这个产业再次分化，设计实现这个行业又分离出来了，设计实现公司真正要做的就是对设计的特性定义和对系统的定义。现在全球半导体设计公司广泛采用的无生产线（Fabless）模式，除了代工厂之外，FPGA开发工具和测试厂商也纷纷推出了相应的产品，促进了FPGA生态系统的形成。SoC 的设计基础的设计基础是是IP（Intellectual Property）复用技术。）复用技术。SoC 芯片需要集成一个复杂的系统，这导致了它具有比较复杂的结构，为了加快SoC 芯片设
19、计的速度，人们将已有的IC 电路以模块的形式，在SoC 芯片设计中调用，从而简化芯片的设计，缩短设计时间，提高设计效率。这些可以被重复使用的IC 模块就叫做IP 模块（或者系统宏单元、芯核、虚拟器件）。SoC 的设计基础的设计基础 软IP 核：软IP 核主要是基于IP 模块功能的描述。它在抽象的较高层次上对IP 的功能进行描述，并且已经进行行为级设计优化和功能验证。它通常以HDL 文档的形式提交给用户，文档中一般包括逻辑描述、网表，以及一些可以用于测试，但不能物理实现的文件。使用软IP，用户可以综合出正确的门电路级网表，进行后续结构设计，并借助EDA 综合工具与其他外部逻辑电路结合成一体，设计
20、出需要的器件。虽然，软IP 的灵活性大，可移植性好，但同硬IP 相比，因为它不含有任何具体的物理信息，所以如果后续设计不当，很可能导致设计失败。另外，后续的布局布线工作也将花费大量的时间。IP 模块是一种预先设计好，已经过验证，具有某种确定功能的集成电路、器件或部件。它有3 种不同形式：软IP 核(soft IP core)、固IP 核(firm IP core)和硬IP 核(hard IP core)。SoC 的设计基础的设计基础 硬IP 核 硬IP 核主要是基于IP 模块物理结构的描述。它提供给用户的形式是电路物理结构掩模版图和全套工艺文件，是可以拿来就用的全套技术。其优点为，完成了全部的
21、前端和后端设计，已有固定的电路布局局和具体工艺，可以确保性能，并缩短SoC 的设计时间。但因为其电路布局和工艺是固定的，同时也导致了灵活性较差，难以移植到不同的加工工艺。SoC 的设计基础的设计基础 固IP 核 固IP 核主要是基于IP 模块结构的描述，可以理解为介于硬IP 和软IP 之间的IP 核，一般以门电路级网表和对应具体工艺网表的混合形式提交用户使用。以便用户根据需要进行修改，使它适合某种可实现的工艺流程。SoC 的设计基础 ARM（Advanced RISC Machines）是微处理器行业的一家知名企业，设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件。ARM架构是面
22、向低预算市场设计的第一款RISC微处理器，基本是32位单片机的行业标准，它提供一系列内核、体系扩展、微处理器和系统芯片方案，四个功能模块可供生产厂商根据不同用户的要求来配置生产。由于所有产品均采用一个通用的软件体系，所以相同的软件可在所有产品中运行。目前ARM在手持设备市场占有90以上的份额，可以有效地缩短应用程序开发与测试的时间，也降低了研发费用。数字信号处理的FPGA实现 全新的FPGA系列正在越来越多地替代ASIC和PDSP用于数字信号处理的运算。FPGA实现数字信号处理，规模、重量和功耗等方面都会降低，而且通过量更好、能够更好地防止未授权复制、元器件和开发成本进一步降低，开发时间大大缩
23、短。FPGA还具有在线路中可重复编程的特性，从而可以产生更为经济的设计。FPGA在数字信号处理中正在大规模使用，数字信号处理的FPGA时代已经到来。FIR数字滤波器的FPGA实现 数字滤波器是一种主要的DSP运算，其修正或改变信号的时域或频域中属性。普通LTI滤波器与输入信号之间相互作用，经过线性卷积。其中，h为滤波器的冲激响应，x 是输入信号，而y是卷积输出。*kky nx nh nx k h nkh k x nk LTI滤波器通常有两种，有限脉冲响应FIR滤波器和无限脉冲响应IIR两大类。FIR滤波器由有限个采样值组成，卷积运算的数量为有限个。而IIR滤波器需要执行无限数量次卷积。L阶或者
24、长度为L的常系数FIR滤波器输出对应于输入时间序列xn的关系由一种有限卷积数量形式给出：10()()(LkkY ZX Z H Zh zh kz）（）（）h0、h1、hL-1为滤波器的系数，同时也是FIR的冲激响应，其Z域内表达式：10 *Lky nx nh nx k h nkFIR理论F(Z)的根确定了滤波器的零点。FIR滤波器也称全零点滤波器。直接形结构框图：每一个乘法器的操作数为一个FIR系数，也称为”抽头权重”。L阶需要L个乘法器和L-1个加法器。FIR的FPGA实现电路倒置结构框图：电路同样需要L个乘法器，L-1个加法器，但不需要给输入提供移位寄存器。FIR的FPGA实现电路FIR的F
25、PGA实现电路分布式DA算法：电路查找输入信号的具体位B通过所有系数的乘积和，需要一个查找表和附带的累加器。DA算法所需资源很少，但运算速度较慢。并行分布式DA算法：电路对应输入抽头信号的第一个具体位B查找所有系数的乘积和，然后再利用加法树将结果相加。电路需要一个多个查找表和累加器。所需资源多，但运算速度较快。高阶分布式DA算法：将输入信号分组，每组按具体位B查找乘积和，最后将结果相加。FIR滤波器中的乘法器可以采用各种乘法电路，传统的移位相加，查找表查找乘法结果，BOOTH乘法器结构，或者将乘法系数变换为CSD码简化乘法运算等。FIR滤波器经常采用流水线结构，流水线技术可以提高运算速度。动态系数的FIR滤波器、自适应滤波器，有符号数，浮点数等的FIR运算，神经网络，插值与抽取快行FIR滤波器、CIC滤波器等FIR滤波器结构。
