1、Page 1Signal Integrity连接器等高速互连的测试和连接器等高速互连的测试和分析解决方案分析解决方案议题议题 高速总线的发展趋势 高速互连的信号完整性分析 安捷伦应对高速互连的测量和分析的解决方案 物理层测试系统(PLTS)对连接器等高速互连的测试和分析Signal IntegrityPage 2Page 3当今高速数字设计的挑战当今高速数字设计的挑战 更高的信号速率引起显著的信号完整性更高的信号速率引起显著的信号完整性(SI)(SI)问题问题:需要考虑板级，连接器连接器，电缆等互连的高频效应 需要更高质量的探头和测试夹具 需要尽量降低抖动 标准规范以每标准规范以每2-32-3
2、年的速度快速演进年的速度快速演进:以现有的设计进展将更困难 更紧的裕度对测量提出更大的挑战 购买仪器的频率加快 FPGAsFPGAs更加广泛的应用更加广泛的应用:简单的采用参考设计不再可行 对于整体性能的模拟变得更困难 需要对I/O 进行定性分析2.5 Gb/s5 Gb/s8 Gb/s2003 20082006201120092014PCI ExpressPage 4关键高速串行关键高速串行I/OI/O技术的发展技术的发展0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Gb/sEthernetDisplayPortPCI ExpressAvailablePla
3、nnedSerial ATASASHDMIFibre ChannelUSBFB-DIMMDDR5G480M2.5G5G8G1.5G3G6G1.5G3G6G1G2G4G8G16G1G3.125(XAUI)10G4.8G9.6G1G1.6G3.4G2.7G1.6G5.4GSignal Integrity is important5G高速信号完整性的挑战高速信号完整性的挑战数据速率越来越快上升时间越来越快反射越来越大 在频域进行数据的分析Aerospace and Defense Symposium 2009 Agilent Technologies,Inc.2009 背板芯片封装电缆PCB连接器连
4、接器高速互连面临挑战高速互连面临挑战议题议题 高速总线的发展趋势 高速互连的信号完整性分析 安捷伦应对高速互连的测量和分析的解决方案 物理层测试系统(PLTS)对连接器等高速互连的测试和分析Signal IntegrityJuly 2009Page 7Signal IntegrityJuly 2009Page 8什么是信号完整性什么是信号完整性?driverreceiverSeries termination(40 Ohms)3”PCB Trace信号完整性信号完整性:信号互连的电气特性引起显著的数字信号失真信号互连的电气特性引起显著的数字信号失真需要考虑传输线的效应，比如阻抗需要考虑传输线的
5、效应，比如阻抗3”PCB Tracedrivertrise0.5 UI 经校准、综合一致的抖动注入：RJ、RJ-LF、RJ-HF、PJ1、PJ2、SJ、BUJ、ISI、正弦干扰、SSC 和剩余 SSC 出色的信号性能和灵敏度 内置CDR和可调节、一致的环路带宽 用于正向时钟设备的半速率时钟和可变占空比 可测量 BER、BERT 扫描、RJ/DJ 分离的 TJ、眼图、眼图模板、BER 轮廓、自动抖动容限，并可捕获码型 使用 60 种模块码型序列发生器产生 PRBS 和码型 所有选件都可以从 N4903A 进行改型和升级N4903B 分析功能分析功能 以标准的一致性模板测量眼图表征眼图张度，在1e
6、-12误码率情况下眼图轮廓BERT扫描显示浴盆曲线，TJ,RJ,DJ自动化的抖动容限测试议题议题 高速总线的发展趋势 高速互连的信号完整性分析 安捷伦应对高速互连的测量和分析的解决方案 物理层测试系统(PLTS)对连接器等高速互连的测试和分析Signal IntegrityJuly 2009Page 30信号完整性与信号完整性与S S参数的关系参数的关系R1R1=R2=Z0阻抗被很好控制，损耗较小阻抗不连续，损耗较大R1,R2Z0S11高：高反射S21低：低传输VrViViR2ViVtZ0Z0R1R2Z0Z0S11低：低反射S21高：高传输单端S参数和TDR/TDT的关系回波损耗或TDR插入损
7、耗 or TDT近端串扰(NEXT)远端串扰(FEXT)4端口单端器件端口 1端口 3端口 2端口 4频域参数时域参数FFT 或 IFFT混合模式混合模式S S参数参数物理层测试系统物理层测试系统(PLTS)(PLTS)主要特点支持 VNA 和 TDR校准引导直接控制仪器去嵌入虚拟码形发生器眼图仿真RLCG 提取模型输出到 ADS 或 HSPICEGPIB功能强大的分析工具，包括一体化时域反射计（TDR）、时域传输（TDT）、频域和眼图等 对单端、差分、共模和模式转换设备进行全面表征,先进的校准技术消除测量设备和电缆的误差并在被测件上建立参考平面PLTS提供了全面的特性表征提供了全面的特性表征
8、频域(S-参数)时域(TDR/TDT)前向、反向测试传输，反射测量单端，差模，共模和模式转换眼图仿真RLCG 参数提取S-参数TDR眼图RLCG参数PLTS单次测量取得所有结果单次测量取得所有结果2/28/2003差分TDR(TDD11)使用直观的时域数据，可以观察阻抗不连续的位置。表明在连接器的位置上的额外电容性，可以通过优化通孔的大小改善系统带宽。眼图分析通过数字码型发生器修改信号边沿速率和数据速率来激励模拟和预测真实运行情况下的眼图闭合问题。混合模式TCD21)使用模式转换数据,可以发现EMI的敏感度问题。观察差分激励和共模响应的图形可以揭示不期望的模式转换,重新改善差分链路结构避免这些
9、问题。频域分析从频域角度观察数据可以揭示系统传输的线性度和反射问题。PLTS PLTS 眼图分析眼图分析眼图测得的数据(TDR or VNA)冲击响应卷积PLTS 虚拟眼图发生器 PLTSPLTS RLCG RLCG 模型提取模型提取R11R12ResistanceCapacitanceInductanceConductanceResistanceCapacitanceInductanceConductanceL11G11C11L12C12G12lRLCG 模型采用等效电路的方法描述无源传输线的电特性lPLTS 能产生基于测量的耦合传输线的精确模型lPLTS 能将RLCG输出到建模与仿真软件如
10、Agilent 的ADS,Synopsis的 HSPICE等ADS 原理图传输线的RLCG 模型ADS 设计软件S 参数 Citifile TouchstoneRLCG 测量的参数 ML2CTL 模型被测件 探针台和探针4-端口 TDR 或 VNA时域观察和分析测量数据Calibration and Measurements!S 参数HSPICEW-Element 模型PLTS 软件建模与仿真建模与仿真PLTS 测量精度和可溯源性测量精度和可溯源性 校准引导简化了误差修正的过程自动完成（手动需几个小时才能完成的有50多个步骤的4端口TDR误差修正）完整的4-端口 VNA 误差修正几分钟内完成时
11、域反射计矢量网络分析仪PLTS PLTS 时域门时域门CommonFWD TDRFWD TDRFWD TDRFWD TDRREV TDRFWD TDTREV TDRREV TDRREV TDRFWD TDTFWD TDTREV TDTREV TDTFWD TDTREV TDTREV TDT阻抗 时延Gating之前Gating之后实例：实例：XAUI XAUI 背板测试背板测试重要发现底层损耗较大过孔处发生模式转换Characterization of a High-Speed Differential ChannelPage 43在不同数据速率下验证眼图在不同数据速率下验证眼图2.5GB/s
12、ec5GB/sec10GB/sec12.5GB/sec对比：实际测试与对比：实际测试与PLTS的眼图分析的眼图分析6.25G on FR4 shortest connection(J0-J5)DCAPLTS3.125G on FR4 shortest connection(J0-J5)DCAPLTS特性表征报告特性表征报告Easy accessAutomaticMultiple formatsTDR和和VNA比较比较TDR和VNA没有本质区别，TDR从时域角度进行测试，VNA从频域角度进行测试DUT Receiver幅度幅度相位相位Network Analyzer参考BRAPLTS PLTS
13、测试仪表的区别测试仪表的区别Ei接收机脉冲发生器脉冲发生器DUTEr时域反射计时域反射计(TDR)网络分析仪网络分析仪(VNA)反射传输Sine Wave参数测试（传输反射特性）参数测试（传输反射特性）S-parameters阻抗测试阻抗测试Impedance&TDR动态范围动态范围VNAVNA最大最大 PNA TDR 归一化20pS TDR 只校准参考面TDR 的宽带接收机高噪底低信噪比低动态范围VNA 的窄带接收机低噪底高信噪比高动态范围E5071C 的 TDR 选件是内嵌在ENA测试软件内的应用选件，他具有如下特点 操作简单便捷 测试快速精确 由于传统TDR仪器的防静电能力 对于高速串行
14、互联分析而言，它是一体化的测试方案E5071C TDR选件选件Similar look and feel to TDR oscilloscopeE5071C TDR选件选件New Option TDROption 010Need a lot of key operationOption 010 vs Option TDR时域时域频域频域时域时域频域频域E5071C TDR选件选件Time searchZoomSelectable rise time definition(10-90%,20-80%)PeelingRise time search(10-90%,20-80%)Max&Min se
15、archWaveform data&memoryNine markers时域时域频域频域E5071C TDR选件选件Bit pattern type selectionBit length selection up to 215Mask pattern editPre-defined built-in masksUser-defined masks时域时域频域频域眼图眼图E5071C TDR选件选件TDR Setup Wizard4 steps!Fast&AccurateESD RobustnessSimple&IntuitiveE5071C TDR选件选件DUT:50 Ohm pattern
16、Fast&AccurateESD RobustnessSimple&IntuitiveE5071C TDR选件选件ENA Option TDR1 ohm/divTDR Oscilloscopes1 ohm/div 基于网络仪的TDR测试 =低噪声低噪声DUT:50 Ohm patternFast&AccurateESD RobustnessSimple&IntuitiveE5071C TDR选件选件ENA Option TDR1 ohm/divAveragingTDR Oscilloscopes1 ohm/div 平均平均 虽然能提高测试的精度但DUT:50 Ohm patternFast&A
17、ccurateESD RobustnessSimple&IntuitiveE5071C TDR选件选件ENA Option TDR1 ohm/divAveragingTDR Oscilloscopes1 ohm/div实时 分析DUT:50 Ohm patternFast&AccurateESD RobustnessSimple&IntuitiveE5071C TDR选件选件ESD RobustnessTDR oscilloscope is sensitive to ESDFast&AccurateESD RobustnessSimple&IntuitiveE5071C TDR选件选件Fast
18、&AccurateESD RobustnessSimple&IntuitiveESD 内置的保护电路ESD RobustnessE5071C TDR选件选件RobustnessFast&AccurateSimple&IntuitiveImplementing a protection circuit is difficult,because it will slow down the rise time of the step stimulus.TDR OscilloscopesVNA measures the vector ratios of the transmitted and received signals.Therefore,the effects of the protection circuit will be canceled out.Vector Network AnalyzerE5071C TDR选件选件Signal IntegrityJuly 2009Page 62Q&A
