CMOS集成电路设计基础资料课件.ppt

上传人(卖家):晟晟文业 文档编号:5100709 上传时间:2023-02-11 格式:PPT 页数:35 大小:694.50KB
下载 相关 举报
CMOS集成电路设计基础资料课件.ppt_第1页
第1页 / 共35页
CMOS集成电路设计基础资料课件.ppt_第2页
第2页 / 共35页
CMOS集成电路设计基础资料课件.ppt_第3页
第3页 / 共35页
CMOS集成电路设计基础资料课件.ppt_第4页
第4页 / 共35页
CMOS集成电路设计基础资料课件.ppt_第5页
第5页 / 共35页
点击查看更多>>
资源描述

1、CMOS集成电路设计基础集成电路设计基础MOS器件器件MOS器件器件多晶硅GSD氧化层LeffLdrawnNNP型衬底LDWNMOS管的简化结构 制作在P型衬底上(P-Substrate,也称bulk或body,为了区别于源极S,衬底以B来表示),两个重掺杂N区形成源区和漏区,重掺杂多晶硅区(Poly)作为栅极,一层薄SiO2绝缘层作为栅极与衬底的隔离。NMOS管的有效作用就发生在栅氧下的衬底表面导电沟道(Channel)上。由于源漏结的横向扩散,栅源和栅漏有一重叠长度为LD,所以导电沟道有效长度(Leff)将小于版图中所画的导电沟道总长度。我们将用L表示导电沟道有效总长度Leff,W表示沟道

2、宽度。宽长比(W/L)和氧化层厚度tox这两个参数对MOS管的性能非常重要。而MOS技术发展中的主要推动力就是在保证电性能参数不下降的前提下,一代一代地缩小沟道长度L和氧化层厚度tox。为了使MOS管的电流只在导电沟道中沿表面流动而不产生垂直于衬底的额外电流,源区、漏区以及沟道和衬底间必须形成反偏的PN结隔离,因此,NMOS管的衬底B必须接到系统的最低电位点(例如“地”),而PMOS管的衬底B必须要接到系统的最高电位点(例如正电源UDD)。衬底的连接如图(a)、(b)所示。NPPBSGDN 型衬底(a)BSGDPNNP 型衬底(b)UDD衬底的连接PNNBSGDP 型衬底PGPDNBN阱SN阱

3、及PMOS在互补型CMOS管中,在同一衬底上制作NMOS管和PMOS管,因此必须为PMOS管做一个称之为“阱(Well)”的“局部衬底”。DBSGNMOSSBDGPMOS(a)DNMOSBGSSPMOSBGD(b)DSNMOSSDGPMOS(c)DNMOSGSSPMOSGD(d)GMOS管常用符号MOS管的电流电压特性管的电流电压特性 uGSiDiDPMOSuGSUTHPUTHNNMOSONMOS管和PMOS管工作在恒流区的转移特性,其中UTHN(UTHP)为开启电压,或称阈值电压(Threshold Voltage)。在半导体物理学中,NMOS的UTHN定义为界面反型层的电子浓度等于P型衬底

4、的多子浓度时的栅极电压。UTHN与材料、掺杂浓度、栅氧化层电容等诸多因素有关。在器件制造过程中,还可以通过向沟道区注入杂质,从而改变氧化层表面附近的衬底掺杂浓度来控制阈值电压的大小。工作在恒流区的MOS管漏极电流与栅压成平方律关系。线性区 饱和区(恒流区)IDUGS5 VUGS2.5 VUGS1.5 VUDSONMOS的输出特性的输出特性栅极电压超过阈值电压UTHN后,开始出现电流且栅压uGS越大,漏极电流也越大的现象,体现了栅压对漏极电流有明显的控制作用。漏极电压UDS对漏极电流ID的控制作用基本上分两段,即线性区(Linear)和饱和区(Saturation)。为了不和双极型晶体管的饱和区

5、混淆,我们将MOS管的饱和区称为恒流区,以表述UDS增大而电流ID基本恒定的特性。线性区和恒流区是以预夹断点的连线为分界线的(图虚线所示)。在栅压UGS一定的情况下,随着UDS从小变大,沟道将发生如图所示的变化。若 UDS=UGS-UTH 则沟道在漏区边界上被夹断,因此该点电压称为预夹断电压。电流源区(N)漏区(N)反型层UDS UGS UTH(线性区)UDS UGS UTH(预夹断)UDS UGS UTH(恒流区)电流电流源区(N)源区(N)漏区(N)漏区(N)DS对沟道的影响UDSUGS-UTH 管子工作在恒流区,此时若UDS增大,大部分电压降在夹断区,对沟道电场影响不大,因此电流增大很小

6、。UDS=UGS-UTH 则沟道在漏区边界上被夹断,因此该点电压称为预夹断电压。MOS管的电流方程)1(2)(22022DSnTHNGSoxnDSDSTHNGSoxnDNUUULWCUUUULWCIUGSUTHN(截止区)UDSUGS-UTHN(恒流区)NMOS在截止区、线性区、恒流区的电流方程)1(2)(22022DSpTHPGSoxpDSDSTHPGSoxPDPUUULWCUUUULWCI|UGS|UTHP|(截止区)|UDS|UGS|-|UTHP|(恒流区)PMOS在截止区、线性区、恒流区的电流方程n电子迁移率(单位电场作用下电子的迁移速度)。n1300 cm2/sVp空穴迁移率(单位电

7、场作用下空穴的迁移速度)。p500 cm2/sV6.25001300pnCox单位面积栅电容oxSiOoxtsC20W/L沟道宽度和沟道长度之比。UTHN、UTHP开启电压(阈值电压)。若UDD=5 V,则 增强型NMOS管:UTHN(0.140.18)UDD0.7 0.9 V 增强型PMOS管:UTHP-0.16|UDD|-0.8 V 耗尽型MOS管:UTH-0.8UDD-4 VUTH的温度系数大约为:CmVdTdUCmVdTdUTHTH/2/4重掺杂轻掺杂 n、p沟道调制系数,即UDS对沟道长度的影响。VUVUApAn/02.01/01.01式中,UA为厄尔利电压(Early Voltag

8、e)NMOSPMOS对于典型的0.5 m工艺的MOS管,忽略沟道调制效应,其主要参数如下表所示假定有一NMOS管,W=3 m,L=2 m,在恒流区则有:AVVmmVAUULWKIVUTHGSDGS93)7.02(23/7321)(22222若UGS=5 V,则mAVVmmVAID0.1)7.05(23/732122MOS管的输出电阻管的输出电阻1.线性区的输出电阻 根据线性区的电流方程,当UDS很小(UDS34 m的MOS管称为“长沟道”,将L3 m的MOS管称为“短沟道”,而将L(W)1 m的MOS管的制作工艺称为亚微米工艺。UTH/V01234Nsub1017cm3Nsub1016cm3U

9、TH/VL/mW/m0246810(a)(b)L、W尺寸对尺寸对UTH的影响的影响 在长沟道器件中,阈值电压UTH与沟道长度L和沟道宽度W的关系不大;而在短沟道器件中,UTH与L、W的关系较大。UTH随着L的增大而增大,随着W的增大而减小。MOS管的特征频率管的特征频率fT MOS管的特征频率为21Tf其中,为电子在沟道中的渡越时间,有DSnnnULELL2L为沟道长度,n为电子迁移率,E为沟道电场强度(E=UDS/L)。22 LUfDSnT以上分析表明:MOS场效应管的性能与宽长比(W/L)有很强的依赖关系;沟道长度L越小,fT及gm越大,且集成度越高,因此,减小器件尺寸有利于提高器件性能。

10、提高载流子迁移率有利于增大fT及gm,NMOS的n比PMOS的p大24 倍,所以NMOS管的性能优于PMOS管;体效应(衬底调制效应)、沟道调制效应(与UA)和亚阈区均属于二阶效应,在MOS管参数中应有所反映。MOS 电电 容容用作单片电容器的MOS器件特性 专门使用MOS电容的器件相当于二端器件。其中(a)为MOS电容结构,多晶硅和N+扩散区构成电容器CAB的两极,二氧化硅(SiO2)为绝缘层。图(b)中,Cp为N+区与衬底之间的寄生电容。SiO2NAB多晶硅P型衬底(a)ACABBCp(b)Cp单位面积电容Cox为oxSiOoxtC20总的MOS电容为 CAB=CoxWL=CoxAG 其中

11、,AG=WL为MOS电容的面积,tox为氧化层厚度。MOS管的极间电容和寄生电容 MOS管的极间电容存在于4个端子中的任意两端之间,这些电容的存在影响了器件和电路的高频交流特性。这些电容包括以下几部分:(1)栅极和沟道之间的氧化层电容C1=CoxAG=CoxWL。(2)衬底和沟道之间的耗尽层电容C2。(3)多晶硅栅与源、漏之间交叠而形成的电容C3,C4。(4)源、漏与衬底之间的结电容C5,C6。(a)(b)NC5C3C1C2C4C6NP型衬底反型层耗尽层NCJCJSW栅电容CGDCDBCSBCGBCGBSBDGMOS管的栅电容及寄生电容(a)结构图;(b)等效电路USB0AL(铝)PField

12、ImplantCs-SWCSBN多晶硅UGS UTHCGSLeffCGDUDG UTHSiO2LovCDBCd-SWP-衬底N对于栅电容C1,随着UGS从负向正变化,其电容的变化规律如图 所示。当UGS为负时,将衬底中的空穴吸引到氧化层界面,我们称此处为“积累区”。随着UGS负压变小,界面空穴密度下降,在氧化层下开始形成耗尽层,器件进入弱反型状态。总电容为Cox与Cdep的串联电容,总电容减小。随着UGS为正且进一步加大超过UTH时,器件进入强反型层状态,导电沟道出现,Cox基本不变。积累区强反型CGSUTHUGSOMOS管小信号等效电路管小信号等效电路低频小信号模型 根据以上分析,一个衬底若不和源极短路,则存在体效应。同时考虑沟道调制效应和衬底调制效应(体效应)的低频小信号模型如图 所示。gmbUbsUbsSBDidUdgmUgsUgsGUgrdsib栅跨导DoxnmILWCg2FBSmmbmUggg22背栅跨导式中:体效应系数;UBS源衬电位差;2|F|费米能级。输出电阻DADdsIUIr1式中:沟道调制系数;UA厄尔利电压;IDMOS管工作点电流。MOS管的高频小信号等效电路当频率升高时,电容容抗减小,电容效应将会显露出来。考虑极间电容和寄生电容影响的MOS管高频小信号等效电路如图所示。gmbUbsSBDibUdgmUgsUgsGUbsCgdCbsidCdbrdsCgsUg

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 办公、行业 > 各类PPT课件(模板)
版权提示 | 免责声明

1,本文(CMOS集成电路设计基础资料课件.ppt)为本站会员(晟晟文业)主动上传,163文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
2,用户下载本文档,所消耗的文币(积分)将全额增加到上传者的账号。
3, 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(发送邮件至3464097650@qq.com或直接QQ联系客服),我们立即给予删除!


侵权处理QQ:3464097650--上传资料QQ:3464097650

【声明】本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是网络空间服务平台,本站所有原创文档下载所得归上传人所有,如您发现上传作品侵犯了您的版权,请立刻联系我们并提供证据,我们将在3个工作日内予以改正。


163文库-Www.163Wenku.Com |网站地图|