1、6.时序逻辑电路的分析与设计6.1 时序逻辑电路的基本概念6.2 同步 时序逻辑电路的分析6.3 同步 时序逻辑电路的设计6.4 异步 时序逻辑电路的分析6.5 若干典型的时序逻辑集成电路*6.6 用Verilog描述时序逻辑电路6.7 时序逻辑可编程逻辑器件教学基本要求2、熟练掌握时序逻辑电路的分析方法1、熟练掌握时序逻辑电路的描述方式及其相互转换。3、熟练掌握时序逻辑电路的设计方法4、熟练掌握典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑功能及其应用。5、正确理解时序可编程器件的原理及其应用。6、学会用Virelog HDL设计时序电路及时序可编程逻辑器件的方法。6.1 时序逻辑电路的基
2、本概念时序逻辑电路的模型与分类时序电路逻辑的表达6.1 时序逻辑电路的基本概念时序逻辑电路的模型与分类1.时序电路的一般化模型 组组合合电电路路 I O 存存储储电电路路 E S i j k m*电路由组合电路和存储电路组成。*电路存在反馈。结构特征:输出方程:Of1(I，S)激励方程:Ef2(I，S)状态方程:Sn+1f3(E，Sn)表达输出信号与输入信号、状态变量的关系式表达了激励信号与输入信号、状态变量的关系式表达存储电路从现态到次态的转换关系式 组组合合电电路路 I O 存存储储电电路路 E S i j k m 2、异步时序电路与同步时序电路时序电路同步：存储电路里所有触发器有一个统一
3、的时钟源，它们的状态在同一时刻更新。异步：没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。1D Q0 FF0 FF1 Q1 Q1 Q0&Z CP 1D CP X 1J C1 1K 1J C1 1K=1 Q1“1”Q2 Y&Q2 Q1 FF1 FF2 1D C1&1&D0 Q0 FF0 Q0&1 1D C1 D1 Q1 FF1 Q1 Y A CP 输出方程A)QQ(Y10 A)QQ(D100 AQD01 激励方程组 A)QQ(Qnnn1010 AQQnn011 状态方程组DQn 111.逻辑方程组时序电路功能的表达方法状态转换真值表100010001100000000nQ1nQ0
4、11nQ10nQYA010100011100010111011101001110输出方程A)QQ(Y10 A)QQ(Qnnn1010 AQQnn011 状态方程组2.根据方程组列出状态转换真值表将状态转换真值表转换为状态表0 1/00 0/11 11 1/00 0/11 01 0/00 0/00 00 1/00 0/10 1状态表nnQQ01YQQnn/1011A=1A=0状态转换真值表010100011100010111011101001110100010001100000000nQ1nQ011nQ10nQYA状态表0 1/00 0/11 11 1/00 0/11 01 0/00 0/00
5、00 1/00 0/10 1nnQQ01YQQnn/1011A=1A=0 10 11 00 01 0/0 1/0 0/1 10 11 00 01 1/0 0/11/00/11/03.根据状态表画出状态图 CP A Q0 Q1 Y 4.时序图 时序逻辑电路的四种描述方式是可以相互转换的状态表0 1/00 0/11 11 1/00 0/11 01 0/00 0/00 00 1/00 0/10 1nnQQ01YQQnn/1011A=1A=0根据状态表画出波形图01()YQQ A6.2 时序逻辑电路的分析 分析同步时序逻辑电路的一般步骤同步时序逻辑电路分析举例时序逻辑电路分析的任务：分析时序逻辑电路在
6、输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑功能。6.2 时序逻辑电路的分析 时序电路的逻辑能是由其状态和输出信号的变化的规律呈现出来的。所以,分析过程主要是列出电路状态表或画出状态图、工作波形图。分析过程的主要表现形式:【案例】10.3采购人确定成交供应商过程中，发现成交候选供应商有下列情形之一的，将不予确定其为成交供应商：3、技术负责人安全职责做为销售免费服务点；31.3 符合性检查是依据招标文件的规定，从投标文件的有效性、完整性和对招标文件的响应程度进行审查，以确定是否对招标文件的实质性要求作出响应。品质是工作服务的原则，只有讲究品质，才能把服务和工作做好。他们鼓励创
7、新，营造具有挑战性、有乐趣的工作环境，同时，还要营造出那种服务至上的氛围。(二)能够按照团章的规定，模范履行团员义务和正确行使团员权利，是团员中的优秀分子。3.3安全附件应经常检查，确保合格。2、要严格按照程序和要求推荐优秀青年人才，层层建立优秀青年人才档案，实行动态管理，不符合条件的人选，及时取消资格，条件成熟的及时向党组织推荐，确保推荐人选的质量；作为植根式服务文化的规划者和管理者，企业领导尤其要以身作则，教育员工、激励员工，不断有意识地去做示范，来代替管理他们。这是在企业中落实优良服务、让顾客满意的一个技术性做法。（3）税务登记证副本复印件（加盖鲜章）。规程、规范和标准；4.2防止受热，
8、远离明火。气瓶与明火的距离一般应保持在10m以上，气瓶要防止暴晒，远离热源。冬天瓶阀冻结可用温水解冻，严禁火烤或蒸汽直接加热。分析同步时序逻辑电路的一般步骤:1.了解电路的组成：电路的输入、输出信号、触发器的类型等.确定电路的逻辑功能.3.列出状态转换表或画出状态图和波形图；2.根据给定的时序电路图,写出下列各逻辑方程式：()输出方程；()各触发器的激励方程;（3）状态方程:将每个触发器的驱动方程代入其特性方程得状态方程.例1 试分析如图所示时序电路的逻辑功能。同步时序逻辑电路分析举例 T0 Q0 Q0 A CP 1T C1 T1 Q1 Q1 1T C1&FF0 FF1 Y&G1 G2 电路是
9、由两个T 触发器组成的同步时序电路。解：(1)了解电路组成。(2)根据电路列出三个方程组激励方程组:T0=AT1=AQ0 输出方程组:Y=AQ1Q0 将激励方程组代入T触发器的特性方程得状态方程组nnnnQTQTQTQ 1nnnnnQ)AQ(QQAQ1011010 (3)根据状态方程组和输出方程列出状态表Y=A Q1Q0nnQAQ010 nnnQ)AQ(Q1011 nnQQ01Y/QQnn1011 0 0/11 1/01 11 1/01 0/01 01 0/00 1/00 10 1/00 0/00 0A=1A=0(4)画出状态图nnQQ01Y/QQnn1011 0 0/11 1/01 11 1
10、/01 0/01 01 0/00 1/00 10 1/00 0/00 0A=1A=0 1/1 1/0 01 00 11 10 1/0 1/0 0/0 0/0 0/0 0/0 Q1Q0 A/Y CP A Q0 Q1 1 2 3 4 5 6 7 8 9 10 Y nnQQ01Y/QQnn1011 0 0/11 1/01 11 1/01 0/01 01 0/00 1/00 10 1/00 0/00 0A=1A=0(5)画出时序图Y=A Q1Q0(6)逻辑功能分析观察状态图和时序图可知，电路是一个由信号A控制的可控二进制计数器。当A=0时停止计数，电路状态保持不变；当A=1时，在CP上升沿到来后电路状
11、态值加1，一旦计数到11状态，Y 输出1，且电路状态将在下一个CP上升沿回到00。输出信号Y的下降沿可用于触发进位操作。1/1 1/0 01 00 11 10 1/0 1/0 0/0 0/0 0/0 0/0 Q1Q0 A/Y CP A Q0 Q1 1 2 3 4 5 6 7 8 9 10 Y 例2 试分析如图所示时序电路的逻辑功能。CP X 1J C1 1K 1J C1 1K=1 Q1“1”Q2 Y&Q2 Q1 FF1 FF2 电路是由两个JK触发器组成的穆尔型同步时序电路。解：1.了解电路组成。J2=K2=X Q1 J1=K1=1Y=Q2Q1 2.写出下列各逻辑方程式：输出方程激励方程1n1
12、11111 QnnnQQQ 1212XnnnQQQ1QJQnnnKQJ2=K2=X Q1 J1=K1=11QJQnnnKQ将激励方程代入JK触发器的特性方程得状态方程1nn21212XXQnnnQQQQ整理得：FF2FF13.列出其状态转换表，画出状态转换图和波形图111nnQQ1212XnnnQQQY=Q2Q1 nn12QQYnn/QQ1112 1 11 00 10 0X=1X=0状态转换表1 0/10 0/10 1/01 1/00 0/01 0/01 1/00 1/0状态图 X/Y 0/0 0/1 0/0 0/0 00 11 01 10 Q2Q1 1/0 1/0 1/1 00 11 01
13、10 1/0 nn12QQYnn/QQ1112 1 0/10 0/11 10 1/01 1/01 00 0/01 0/00 11 1/00 1/00 0X=1X=0画出状态图根据状态转换表，画出波形图。nnQQ011011nnQQ11 0 0 0 1 100 1 1 1 1 000 0 1 0 0 101 10 10 0A=1A=0Z CP A Q0 Q1 Z 10011100110110Q2Q110 质量保证4.4技术人员、电力、设备维修人员培训内容：精致化的服务能够贯彻到眼神和表情。眼神呆若木鸡，服务就会显得生硬。服务要整体表达出真情诚意，眼神也要流露对顾客的感情，这样才能令客户感受深刻。
14、眼神的表达要经过系统训练，除了喜、怒、哀、乐这四种基本表情之外，还要表现出贴切、真诚、热忱、关注等感情，努力做到“眼睛会说话”。例如，在顾客买衣服的时候，服务人员帮助顾客选择配饰。培训过程中，专门进行了现场的实际情景演练，随机抽取几位店长上台做演练，告诉客户如何搭配服饰以及一些相关的建议和搭配的原则，然后调查客户的满意程度。（3）竞争性磋商响应函（4）不同投标人的投标文件异常一致或者投标报价呈规律性差异；4注意眼神7.3 竞争性磋商响应币种为人民币【本讲小结】对外报表实行三级审核制度，即制表人自审，本部门统计负责人复审，领导终审。三审制度实行逐级负责的原则。注：各类快报除外。请阅读下文，回答相
15、应的问题。由高素质的专业人员来使用和维护设备，设备的功能才能得到充分的发挥。我们将从管理处现有的骨干中抽调专业人员及公司工程部配合下组成一支精干的设备运行及维护队伍，并邀请相关单位（如该系统的设计、安装单位）对所有技术人员进行强化培训，确保每一个人都能熟谙该系统并能正确使用及维护。X/Y 0/0 0/1 1/0 0/0 1/0 0/0 1/1 00 11 01 10 1/0 Q2Q1 X=0时 00 01 10 11 00 11 10 01 电路功能：可逆计数器 X=1时Y可理解为进位或借位端。电路进行加1计数电路进行减1计数。.确定电路的逻辑功能.例3 分析下图所示的同步时序电路。&CP 1
16、D Q0 Z1 FF0 Z0 Z2 FF2 FF1 Q2 Q1 Q0 Q2 Q1 1D 1D C1 C1 C1 DQn1nnnnQDQDQQD1201010 激励方程组输出方程组 Z0=Q0 Z1=Q1 Z2=Q21.根据电路列出逻辑方程组:得状态方程nnnnnnnQDQQDQQQDQ1212011101010 2.列出其状态表将激励方程代入D 触发器的特性方程得状态方程DQn 1nnnQQQ0112101+112 nnnQQQ1 1 01 1 11 0 01 1 00 1 01 0 10 0 11 0 01 1 00 1 11 0 00 1 00 1 00 0 10 0 10 0 0状态表3
17、.画出状态图 000 001 100 011 010 110 101 111 Q2Q1Q0 nnnQQQ0112101+112 nnnQQQ1 1 01 1 11 0 01 1 00 1 01 0 10 0 11 0 01 1 00 1 11 0 00 1 00 1 00 0 10 0 10 0 0状态表3.画出时序图 CP Q0 Q2 Q1 TCP 由状态图可见，电路的有效状态是三位循环码。从时序图可看出，电路正常工作时，各触发器的Q端轮流出现一个宽度为一个CP周期脉冲信号,循环周期为3TCP。电路的功能为脉冲分配器或节拍脉冲产生器。CP Q0 Q2 Q1 TCP 000 001 100 0
18、11 010 110 101 111 Q2Q1Q0 4、逻辑功能分析米利型和穆尔型时序电路 组组合合电电路路 I O 存存储储电电路路 E S i j k m 组组合合电电路路 CP 或或 CP 电路的输出是输入变量A及触发器输出Q1、Q0 的函数，这类时序电路亦称为米利型电路 米利型电路 组组合合电电路路 I O 存储电路存储电路 E S i j k m CP 或 CP 组组合合电电路路 电路输出仅仅取决于各触发器的状态，而不受电路当时的输入信号影响或没有输入变量，这类电路称为穆尔型电路 穆尔型电路 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功
19、能的电路。由由 给给 定定 的的 逻逻辑辑 功功 能能 建建 立立原原 始始 状状 态态 图图和和 原原 始始 状状 态态表表 状状态态 化化简简 状状态态 分分配配 选选择择 触触发发器器类类型型 确确定定 激激励励方方程程组组 和和 输输出出方方程程组组 画画出出 逻逻辑辑图图并并检检查查自自启启动动能能力力 同步时序电路的设计过程(1)根据给定的逻辑功能建立原始状态图和原始状态表(2)状态化简-求出最简状态图；合并等价状态，消去多余状态的过程称为状态化简等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。明确电路的输入条件和相应的输出要求，分别确定输入变量和
20、输出变量的数目和符号。找出所有可能的状态和状态转换之间的关系。根据原始状态图建立原始状态表。(3)状态编码（状态分配）；(4)选择触发器的类型(6)画出逻辑图并检查自启动能力。给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，(5)求出电路的激励方程和输出方程；（M:状态数;n:触发器的个数）2n-1M2n 例1 用D触发器设计一个8421 BCD码同步十进制加计数器。8421码同步十进制加计数器的状态表nQ3nQ2nQ1nQ01+3nQ1+2nQ1+1nQ1+0nQ00001001910010001800011110711100110601101010510100010400101
21、1003110001002010010001100000000次 态现 态计数脉冲CP的顺序迎宾的服务礼仪（1）买方可在任何时候出于自身的便利向卖方发出书面通知全部或部分终止合同，终止通知应明确该终止合同是出于买方的便利，合同终止的程度，以及终止的生效日期。10.2 采购人应当在收到评审报告后5个工作日内，从评审报告提出的成交候选人中，按照排序从高到低的原则确定成交供应商。4.5及时完成领导交待的其他各项工作。如果卖方破产或无清偿债务的能力，导致合同不能履行时，买方可在任何时候以书面形式通知卖方终止合同而不对卖方进行任何补偿。该终止合同将不损害或影响买方已经采取或将要采取的任何行动或补救措施的
22、任何权利。6.5 对裸装合同货物应以金属标签注明上述内容，裸装合同货物的装箱单应集中包装，随合同货物发运。（3）库存报表：包括商品库存明细表、商品库存汇总表、商品库存报警表、商品库存分析表、商品进销存台帐、商品收发汇总表。(三)热爱共青团工作，有较强的责任心和奉献精神，有愿望在团的岗位上进一步锻炼成长。39.1 招标人在签署合同时，有权对招标文件中规定的货物数量和服务予以增减，但对单价或其他的条款和条件不作任何改变。在工作中，强化员工的服务意识是最重要的。可以围绕“做好服务是为了什么”这个问题展开专门的讨论，员工们就会意识到：如果服务做不好，就会失去客人，公司效益不好就会裁员，自己就会失业。因
23、此，做好服务的目的是为了维持自我的工作权。简而言之，服务不仅仅是为客户，也是为了自己。（二）微缺陷的排除nQ3nQ2nQ1nQ01+3nQ1+2nQ1+1nQ1+0nQ000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次 态现 态计数脉冲CP的顺序(2)确定激励方程组00000001000111100110101000101100010010003D2D1D0D激励信号D3、D2、D1、D0是触发器初态的函数D3、D2、D1、D0、是触发器初态还是次态的函数？画出各
24、触发器激励信号的卡诺图nnnnnQQQQQD012033 nnnnnnnQQQQQQQD01202122 nnnnnQQQQQD013011 nQD00 0 0 0 0 0 0 1 0 1 0 D3 Q3Q2 0 0 1 0 1 1 0 1 0 0 D2 0 0 1 0 1 0 1 0 1 0 0 1 0 0 1 1 0 0 1 1 0 D0 D1 n Q1Q00001111000 0111100001111000 011110Q3Q2Q1Q0Q1Q0Q3Q20001111000 011110Q3Q2Q1Q0000111100001 1110画出完全状态图电路具有自启动能力 0000 1000
25、 0111 0110 0101 0100 0011 0010 0001 1001 Q3Q2Q1Q0 1110 1111 1010 1011 1100 1101(3)画出逻辑图，并检查自启动能力 R C1 1D FFQ0 R C1 1D FFQ2 R C1 1D FFQ1 R C1 1D FFQ3 QQQQ画出逻辑图 CP RESEnnnnnQQQQQD012033 nnnnnnnQQQQQQQD01202122 nnnnnQQQQQD013011 nQD00 CP&R C1 1D FF0 Q0 R C1 1D FF2 Q2 R C1 1D FF1 Q1 R C1 1D FF3 Q3 1 1 1
26、 1 1 RESEQ3 Q0 Q1 Q2 例2:设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同步的串行数据，其时序关系如下图所示。输出信号为Z；要求电路在X信号输入出现110序列时，输出信号Z为1，否则为0。a 初始状态;b A输入1后;c A输入11后;d A输入110后。2.）定义输入 输出逻辑状态和每个电路状态的含义；1.）确定输入、输出变量及电路的状态数:输入变量：A状态数：4个输出变量：Z解:(1)根据给定的逻辑功能建立原始状态图和原始状态表列出原始状态转换表现态现态次态次态/输出输出A=0A=1aa/0b/0ba/0c/0cd/1c/0da/0b/0现态现态次态输出次态输出
27、A=0A=1aa/0b/0ba/0c/0ca/1c/0abc0/01/00/01/01/00/1 a d c b 0/0 1/0 0/0 1/0 0/0 1/0 0/1 1/0 初始状态初始状态 S A/Y 3、状态分配令 a=00，b=01，c=11，0/0 1/0 0/1 1/0 1/0 0/0 00 11 01 现态现态Q1Q0Q1n+1 Q0n+1 YA=0A=10000/001/00100/011/01100/111/04、选择触发器的类型触发器个数:两个。类型：采用对 CP 下降沿敏感的 JK 触发器。abc0/01/00/01/01/00/1现态现态Q1Q0Q1n+1 Q0n+1
28、 YA=0A=10000/001/00100/011/01100/111/0 1 0 J=XK=1J=1K=XJ=XK=0J=0K=XnQ1nQ01+1nQ1+0nQ状态转换真值表及激励信号K0J0K1J1激励信号YA0000000000101001010000 0100111101 0110001111111100 AQY1 AJ 0AK 0AQJ01 AK 1 0 0 0 0 0 1 Y Q1 Q0 A0100110110 0 0 1 0 J1 010Q1QA0001 1110 0 1 K1 0 1 0 1 0 1 J0 K0 Q1Q0A0001 111001AQ0Q10100011110
29、010001 1110Q0AQ1 FF0 FF1&1 A CP C1 1J 1K C1 1J 1K Y Q0 Q1 AQY1 AJ 0AK 0AQJ01 AK 11Q0Q100001110/01/00/01/01/00/10/11/0AQY1 AQQY01 1 Y1Q0Q0 Y1Q0Q FF0 FF1&1 A CP C1 1J 1K C1 1J 1K Y Q0 Q1 AQY1 AQQY01 0/0 0/0 b c g d f 0/0 0/0 0/0 0/0 1/1 1/1 1/1 1/0 1/0 1/0 0/0 e a 1/1 0/0 0/0 b c g d f 0/0 0/0 0/0 0/0
30、 1/1 1/1 1/1 1/0 1/0 1/0 0/0 e a 1/1 1、列出原始状态表原始状态表f/1a/0gf/1g/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次态/输出（Sn+1/Y）现态（Sn）f/1a/0gf/1g/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次态/输出（Sn+1/Y）现态（Sn）第一次化简状态表f/1e/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次态/输出（Sn+1/Y）现态（Sn）2、状态表化简011/1000/0100011/11
31、00/0011011/0000/0010011/0010/0001001/0000/0000A=1A=0次态/输出（Sn+1/Y）现态（Sn）已分配状态的状态表2、状态编码a=000;b=001;c=010;d=011;e=100最后简化的状态表d/1a/0ed/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次态/输出（Sn+1/Y）现态（Sn）三种状态分配方案状态状态方案方案1自然二进制自然二进制码码方案方案2格雷码格雷码方案方案3“一对一一对一”a0 0 00 0 00 0 0 0 1b0 0 10 0 10 0 0 1 0c0 1 00 1 10 0 1 0 0d0 1
32、 10 1 00 1 0 0 0e1 0 01 1 01 0 0 0 0状态转换真值表nQ1nQ012 nQnQ211 nQ10 nQ11101001000000011110111000010110011010100000001001101100001001000100100000000000Y (D0)(D1)(D2)A3、求激励方程、输出方程AQQQDnnn01122 AQAQQQDnnnn21101 102nnnYQ Q AQ AAQDn 100 D2 0 0 0 0 0 0 0 1 0 0 Q2Q1 D1 0 0 1 1 0 1 1 0 0 1 D0 0 1 1 0 0 1 1 0 0
33、 1 A Y 0 0 0 0 0 0 1 0 0 1 Q0AQ0AQ2Q1Q2Q1Q0AQ2Q1Q0A0001111000 01111000 01111000011110000111100001111000 01111000011110画出逻辑电路 D0 Q0 Q0 FF0 1D C1 R D1 D2 Q2 Q2 FF2 1D C1 R Q1 Q1 FF1 1D C1 R&1&1&A R Q2Q1Q0+Q1A+Q2A Q1Q0A Y=Q1Q0A+Q2A CP 画出完整的状态图，检查所设计的计数器能否自启动.0/0 0/0 0/0 0/0 1/0 1/0 1/1 100 001 011 010
34、000 0/0 1/0 101 111 110 1/1 1/1 0/0 0/0 0/0 1/1 1/1 6.4 异步时序逻辑电路的分析一.异步时序逻辑电路的分析方法：分析步骤:3.确定电路的逻辑功能。2.列出状态转换表或画出状态图和波形图；1.写出下列各逻辑方程式：b)触发器的激励方程；c)输出方程d)状态方程a)时钟方程 CL&Z Q0 Q1 Q0 Q1 FF1 1D C1 FF0 1D C1 CPCP（1）分析状态转换时必须考虑各触发器的时钟信号作用情况有作用，则令cpn=1；否则cpn=0根据激励信号确定那些cpn=1的触发器的次态，cpn=0的触发器则保持原有状态不变。（2）每一次状态
35、转换必须从输入信号所能触发的第一个触发器 开始逐级确定（3）每一次状态转换都有一定的时间延迟同步时序电路的所有触发器是同时转换状态的，与之不同，异步时序电路各个触发器之间的状态转换存在一定的延迟，也就是说，从现态Sn到次态Sn+1的转换过程中有一段“不稳定”的时间。在此期间，电路的状态是不确定的。只有当全部触发器状态转换完毕，电路才进入新的“稳定”状态，即次态Sn+1。注意:例1 分析如图所示异步电路1.写出电路方程式 时钟方程输出方程激励方程 CP0=CLK求电路状态方程 触发器如有时钟脉冲的上升沿作用时，其状态变化；如无时钟脉冲上升沿作用时，其状态不变。n0n1QQZ CP1=Q0二.异步
36、时序逻辑电路的分析举例 CLK&Z Q0 Q1 Q0 Q1 FF1 1D C1 FF0 1D C1 CPCP00QD 11QD 000000001+0cpQcpQcpQcpDQnnnn 111111111+1cpQcpQcpQcpDQnnnn 00CP0CP1Q0Q1CP11Q n10Q n111 10 x11 0100 10 x00 011(X-无触发沿 ,-有触发沿)00/0 Q1Q0/Z 11/1 10/0 01/0 CP Q0 Q1 Z 1TCP 状态不确定状态不确定 根据状态图和具体触发器的传输延迟时间tpLH和tpHL，可以画出时序图 4.逻辑功能分析该电路是一个异步二进制减计数器
37、，Z信号的上升沿可触发借位操作。也可把它看作为一个序列信号发生器。n0n1QQZ 例2 分析如图所示异步时序逻辑电路.CLK Q0 FF0 Q1 FF1 Q2&Q0 Q1 CP0 CP1 FF2 Q2 CP2 C C C CLK Q0 FF0 Q1 FF1 Q2&Q0 Q1 CP0 CP1 FF2 Q2 CP2 C C C 状态方程 00001+0cpQcpQQnnn 11111+1cpQcpQQnnn 02021+2cpQcpQQnnn 时钟方程 CLKQCLKQCP220 01QCP CLK)QQQ(CLKQQQCP2102102 解(1)列出各逻辑方程组 (2)列出 状态表nQ2nQ1n
38、Q012nQ11nQ10nQ110100010010110100100100000cp0cp1cp2110001111010001011100001101000001001001111110（CP=0表示无时钟下降沿，CP=1表示有时钟下降沿）电路是一个异步五进制加计数电路。(4)逻辑功能分析(3)画出状态图 Q2Q1Q0 100 010 000 001 011 101 111 110 6.5 若干典型的时序逻辑集成电路寄存器和移位寄存器计数器6.5 若干典型的时序逻辑集成电路1、寄存器寄存器和移位寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。一个触发器能存
39、储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D1 D7 8位CMOS寄存器74HC374脉冲边沿敏感的寄存器 1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D1 D7 8位CMOS寄存器74HC/HCT37411111101118位CMOS寄存器74LV374高阻HHH高阻LLH存入数据，禁止输出HHL对应内部触发器的状态LLL存入和读出数据Q0Q7DN
40、CP输出内部触发器输 入工作模式OE1nNQ2、移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。按移动方式分单向移位寄存器双向移位寄存器左移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能右移位寄存器 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF3 FF0 FF1 FF2(1)基本移位寄存器（a）电路串行数据输入端串行数据输出端并行数据输出端D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn22、写出激励方程：3、
41、写出状态方程：(b).工作原理 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF3 D2=Qn1D0 D2 D1 D3 1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF31CP 后2CP 后3CP 后4CP 后1101 1 Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn2 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF3 1011 DSI CP 1 1 0 1 1 2 4
42、 3 5 6 8 7 0 0 0 0 0 DSI=11010000,从高位开始输入 串串行行输输出出 并并行行输输出出DPO 经过4个CP脉冲作用后，从DS 端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。串入并出 经过7个CP脉冲作用后，从DSI 端串行输入的数码就可以从DO 端串行输出。串入串出 Q0 Q1 Q2 Q3(DSO)（2）典型集成电路 1D C1 R 1 1 1 1 1 Q0 1D C1 R 1 Q1 1D C1 R 1 Q7 CP CRDSA DSB&内部逻辑图8位移位寄存器74HC/HCT1642.多功能双向移位寄存器 D0 FF0 D1 FF1 D2 FF2 D3
43、 FF3 并并行行输输入入 并并行行输输出出 右右移移串串行行输输入入（DIR）左左移移串串行行输输出出（DOL）右右移移串串行行输输出出（DOR）左左移移串串行行输输入入（DIL）Q0 Q1 Q2 Q3 多功能移位寄存器工作模式简图（1）工作原理高位移向低位-左移低位移向高位-右移 1D C1 1D C1 FFm 0 1 3 2 1 0 MUX MUXm Dm1 Dm FFm1 1D C1 FFm+1 Dm+1 Dm CP S1 S0 Qm1 Qm Qm+1 实现多种功能双向移位寄存器的一种方案(仅以FFm为例)nmnmQQ11 nmnmQQ11 mnmDQ 1S1S0=00S1S0=01高
44、位移向低位S1S0=10S1S0=11nmnmQQ 1并入不变低位移向高位（2）典型集成电路CMOS 4位双向移位寄存器74HC/HCT194 1S C1 FF0 S1 1&1R R 1 DSR 1 S0 1 1 1&1 DI0&1 DI1&1 DI2&1 DI3 1 DSL 1 D0 D0 CP 1 1S C1 FF1 1R R 1 1 D1 D1 1S C1 FF2 1R R 1 1 D2 D2 1S C1 FF3 1R R 1 1 D3 D3 CR 1 1 Q0 1 Q1 1 Q2 1 Q3 Q0 Q1 Q2 Q3 74HCT194 的功能表 10 nQ11 nQ12 nQ13 nQCR
45、nQ0nQ1nQ2nQ3nQ1nQ2nQ0nQ1nQ2nQ3nQ1nQ2nQ37D3D2D1D0DI3*DI2*DI1*DI0*HHH6H HLHH5LLLHH4HHHLH3LLHLH2LLH1LLLLLDI3DI2DI1DI0左移DSL右移DSRS0S1行并行输入时钟CP串行输入控制信号清零输 出输 入nQ0nQ1nQ22、计数器的分类按脉冲输入方式，分为同步和异步计数器按进位体制，分为二进制、十进制和任意进制计数器按逻辑功能，分为加法、减法和可逆计数器概 述1、计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。计 数
46、 器同步计数器异步计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器 十进制计数器 任意进制计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器 十进制计数器 任意进制计数器(1)异步二进制计数器-4位异步二进制加法计数器 工作原理 FF0 R CR Q0 1 FF1 R FF2 R FF3 R 1 CP Q1 Q2 Q3 1 1 1 1 Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 C C C C 1、二进制计数器 CP 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 Q0
47、 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 Q1 1 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 Q3 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 结论:CPQff210 CPQff411 CPQff812 计数器的功能：不仅可以计数也可作为分频器。CPQff1613 Q0 CP Q1 Q2 Q3 1 2 3 4 5 6 7 8 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 0 0 0 1 1 1 1 9 10 11 12 13 14 15 16 0 1 0 1 0 1 0 1 0 1 0 1 0 0
48、1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1tpd 2tpd 3tpd 4tpd 4tpd 如考虑每个触发器都有1tpd的延时，电路会出现什么问题？异步计数脉冲的最小周期 Tmin=n tpd。（n为位数）典型集成电路中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器在 5V、25工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为6ns。1C P 1 2 1 1M1Q0 1Q1 1Q2 1Q3 3 4 5 6 2C P 112 2M2Q0 2Q1 2Q2 2Q3 119 8 74H
49、C/HCT393的逻辑符号Q0在每个CP都翻转一次Q1仅在Q0=1后的下一个CP到来时翻转FF0可采用T=1的T触发器FF1可采用T=Q0的T触发器Q3仅在Q0=Q1=Q2=1后的下一个CP到来时翻转FF2可采用T=Q0Q1T的触发器Q2仅在Q0=Q1=1后的下一个CP到来时翻转FF3可采用T=Q0Q1Q2T的触发器4位二进制计数器状态表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3进位输出电路状态计数顺序(
50、2)二进制同步加计数器 FF0 1D C1 T0=CE CE Q0 CP=FF1 1D C1 T1=Q0CE Q1=FF2 1D C1 T2=Q1Q0CE Q2=FF3 1D C1 T3=Q2Q1Q0CE Q3=&Q0 Q1 Q2 Q3 1 1 4位二进制同步加计数器逻辑图CE=0保持不变CE=1计数 CEQQQQQQTCEQQQQTCEQQTCET0120123010120010 Q Q 1D C1=1 1 T CP Q Q 1D C1 T CP=Q0 CP Q1 Q2 Q3 1tpd 4位二进制同步加计数器时序图 D0&1&1&1 F F0 1 D C 1 R Q Q =&1 F F1 1
