[工学]时序逻辑电路的分析和设计课件.ppt

1、6 时序逻辑电路的分析和设计6.1时序逻辑电路的基本概念6.2时序逻辑电路的分析方法6.3同步时序逻辑电路的设计方法6.1时序逻辑电路的基本概念分类：分类：可以分成同步时序电路和异步时序电路两大类。在同步时序电路中，所有触发器的状态变化都是在同一时钟信号作用下同时发生的。而在异步时序电路中，各触发器状态的变化不是同时发生，而是有先有后。异步时序电路根据电路的输入是脉冲信号还是电平信号，又可分为：脉冲异步时序电路和电平异步时序电路。时序电路的分类时序电路的分类 同步二进制加法计数器 1JC11K1JC11K1JC11K&FF1FF0FF2ZCPQ2Q1Q0异步二进制加法计数器 1JC11K1JC

2、11K1JC11K&FF1FF0FF2CPZQ2Q1Q0时序电路的功能描述时序电路的功能描述 1.逻辑方程式（逻辑方程式（驱动方程、状态方程、输出方程、时钟方程驱动方程、状态方程、输出方程、时钟方程）),(),(),(1QYHQQXGYQXFZn 2.状态转移表状态转移表 状态转移表也称状态迁移表或状态表，是用列表的方式来描述时序逻辑电路输出Z、次态Qn+1和外部输入X、现态Q之间的逻辑关系。时序电路状态表 3.状态图状态图 时序逻辑电路状态图 0001111001/111/000/011/010/111/001/100/011/000/110/110/100/101/101/110/1X1X

3、0/ZQ1Q0(a)00/001/010/011/1(b)Q1Q0/Z11110000X000001010011111110101100Q2Q1Q0(c)4.时序图时序图 时序图即为时序电路的工作波形图，它以波形的形式描述时序电路内部状态Q、外部输出Z随输入信号X变化的规律，其具体画法将在下面讨论。以上几种同步时序逻辑电路功能描述的方法，各有特点，但实质相同，且可以相互转换，它们都是同步时序逻辑电路分析和设计的主要工具。6.2时序逻辑电路的分析方法一般步骤：一般步骤：1.从给定的逻辑图中，写出每个触发器的驱动方程、时钟方程、输出方程和状态方程并标出时钟条件。2.列出完整的状态转换真值表（包括检

4、查电路能否自启动）。画出状态转换图或时序图。依次假设初态，代入电路的状态方程，输出方程，求出次态。（对n个触发器来说，应包括2n个状态）及输出，列出完整的状态转换真值表，简称状态转换表。3.确定时序电路的逻辑功能。例例:做出下图此时序逻辑电路的状态转换表做出下图此时序逻辑电路的状态转换表,状态转换图和时序图状态转换图和时序图YC11J1KQF1C11J1KQF2C11J1KQF3&CP&1根据图可写出电路的根据图可写出电路的驱动驱动方程：方程：J1=Q2nQ3n，K1=1 J2=Q1n，K2=Q1n Q3n J3=Q1n Q2n，K3=Q2n驱动方程代入驱动方程代入JK触发器的特征方程触发器的

5、特征方程Qn+1=JQn+KQn中，得中，得状态方程状态方程为：为：Q1n+1=Q1nQ2n Q3n Q2n+1=Q1n Q2n+Q1nQ2n Q3n Q3n+1=Q1nQ2nQ3n+Q2nQ3n写出输出方程为：写出输出方程为：Y=Q2nQ3n状态转换表：若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算得电路次态和输出值：以得到的次态作为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。如此继续，将结果列为真值表形式，便得到状态转换表。Q1n+1=0 0 0=1 1=1Q2n+1=0 0+0 0 0=0Q3n+1=0 0 0+

6、0 0=0 Y=0 0=0例题中电路无输入变量，次态和输出只取决于电路的初态，设初态例题中电路无输入变量，次态和输出只取决于电路的初态，设初态为为Q3Q2Q1=000，代入其状态方程及输出方程，得：，代入其状态方程及输出方程，得：又以又以100为初态，代入得为初态，代入得 Q1n+1=0 0 1=0Q2n+1=1 0+1 0 0=1Q3n+1=1 0 0+0 0=0 再以再以010为初态，代入得为初态，代入得如此继续，依次得到如此继续，依次得到100，101，110，000，又返回最初设定的初态，又返回最初设定的初态，列出其状态转换表。，列出其状态转换表。Q1n+1=1 0 0=0 0=1Q2

7、n+1=0 1+0 0 1=1Q3n+1=0 1 0+1 0=0 状态转移表CP Q3Q2Q1Y00000100102010030110410005101061101700000111110000Q3Q2Q1代表状态000001010011100101110111/0/0/0/0/0/0/1/1输入变量取值写出斜线之上输入变量取值写出斜线之上，输出值写在斜线之下，输出值写在斜线之下状态转移图时序图：时序图：在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫做时序图。图叫做时序图。t CP tQ1 Q2tQ3tY 功能：功能：每经过七

8、个时钟触发脉冲以后输出每经过七个时钟触发脉冲以后输出端端Y从高电平跳变为低电平，且电路的状态从高电平跳变为低电平，且电路的状态循环一次。所以此电路具有对时钟信号进循环一次。所以此电路具有对时钟信号进行计数的功能，且计数容量等于七，称为行计数的功能，且计数容量等于七，称为七进制计数器。七进制计数器。自启动能力：自启动能力：具有自启动能力具有自启动能力【例例】分析图所示同步时序电路的逻分析图所示同步时序电路的逻辑功能。辑功能。1DC1FF21DC1FF11DC1FF0CP1Z1Z0Z2 D2=Q1,D1=Q0，Z2=Q2，Z1=Q1,Z0=Q0 01010QQQQD解：解：求输出方程和激励方程。求

9、状态方程。0101001111212,QQDQQDQQDQnnn 列状态表，列状态表，画状态图。画状态图。状态表状态表 000001010101Q2Q1Q0100110011111 画波形图。123456CPQ0Q1Q2 逻辑功能分析。逻辑功能分析。从以上分析可以看出，该电路在从以上分析可以看出，该电路在CP脉冲作用下，脉冲作用下，把宽度为把宽度为T的脉冲以三次分配给的脉冲以三次分配给Q0、Q和和Q2各端，因各端，因此，该电路是一个脉冲分配器。由状态图和波形图可此，该电路是一个脉冲分配器。由状态图和波形图可以看出，该电路每经过三个以看出，该电路每经过三个时钟周期循环一次，并且时钟周期循环一次，

10、并且该电路具有自启动能力。该电路具有自启动能力。例例 时序电路如图时序电路如图 所示，试分析其功能。所示，试分析其功能。1DQ1Q2CPQ2Q12D3DQ3Q3C1C1C1解解 该电路仍为同步时序电路。该电路仍为同步时序电路。电路的激励方程为电路的激励方程为 nnnnnnnnnQQQQQQQDQDQD213112_3112312_31;次态方程为次态方程为 由此得出如表由此得出如表 所示的状态真值表和如图所示的状态真值表和如图 所示的状态图。所示的状态图。状态表状态表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 00 0 01 0 10 0 11 1

11、 00 1 01 1 10 1 1nQ2nQ111nQ12nQnQ313nQ状态迁移图 001000011100111110101010由状态迁移图可看出该电路为六进制计数器，又称为六由状态迁移图可看出该电路为六进制计数器，又称为六分频电路，且分频电路，且无自启动能力无自启动能力。所谓分频电路。所谓分频电路是将输入的是将输入的高高频信号变为低频信号输出的电路。六分频是指输出信频信号变为低频信号输出的电路。六分频是指输出信号的频率为输入信号频率的号的频率为输入信号频率的六分之一，即六分之一，即 cpoff61所以有时又将计数器称为分频器。所以有时又将计数器称为分频器。其波形图如图 所示 波形图

12、CPQ1Q2Q3例例 3 时序电路如图时序电路如图 6-4 所示，分析其功能所示，分析其功能图 6 4 例 2 图 1JC1Q11KQ2CP“1”Q11JC11K1JC11KQ3Q3C“1”Q2解解 该电路为同步时序电路。该电路为同步时序电路。从电路图得到每一级的激励方程如下：从电路图得到每一级的激励方程如下：nnnnnnnnnnnnnnnnnnQCQQQQQQQQQQQQKQQJQKQJKQJ3_321132_1_2112_1_311321312121_3111其次态方程为其次态方程为 根据方程可得出状态迁移表，如表根据方程可得出状态迁移表，如表 6-2 所示，再由表得所示，再由表得状态迁移

13、图，状态迁移图，如图如图 6-5 所示。所示。表 6 2 例 3状态表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 1 00 1 0 00 1 1 01 0 0 00 0 0 10 1 0 00 1 0 00 0 0 0nQ3nQ113nQnQ211nQ12nQC图 6 5 例 2 状态迁移图 100011000001010110111101/0/0/0/0/0/0/0/1该电路的波形图如图该电路的波形图如图 6-6 所示。所示。图 6 6 例 2 波形图 CPQ1Q2Q3 功能：功能：五进制计数器。五进制计数器。自启动能力：自启动能力：具有自启动能

14、力具有自启动能力分析下图所示同步时序逻辑电路，试画出在分析下图所示同步时序逻辑电路，试画出在CP时钟脉冲时钟脉冲信号作用下，电路信号作用下，电路L1L4的波形图，并确定电路逻辑功能。的波形图，并确定电路逻辑功能。（设各触发器初态均为（设各触发器初态均为0）CP 1K C1 1J&1 L1 L2 L3 L4 74139 Y0 Y1 Y2 Y3 Q2 Q2 Q1 Q0 A1 A0 1K C1 1J 1K C1 1J FF0 FF1 FF2 1J C1 1K 解：解：1.了解电路组成了解电路组成。输输 入入 信信 号号输输 出出 信信 号号 1J C1 1K 1J C1 1K 2.写出各触发器写出各

15、触发器的驱动方程。的驱动方程。输出与输入无关输出与输入无关 n11QKJ0 n2n0n122QQQKJ n00QKJ2 *例例2同步时序电路。同步时序电路。.求出电路状态方程求出电路状态方程 nnnQK QJQ1n11QKJ0 n2n0n122QQQKJ n00QKJ2 nnnnnQQQQQ020210 nnnnnQQQQQ101011 nnnnnnnnQQQQQQQ220120112Q nnnnnnnnnQQQQQQQQ2201220112Q)(nnnnQQQQ20112 4.求输出方程求输出方程 CP 1K C1 1J&1 L1 L2 L3 L4 74139 Y0 Y1 Y2 Y3 Q2

16、Q2 Q1 Q0 A1 A0 1K C1 1J 1K C1 1J FF0 FF1 FF2 014113012011QQLQQLQQLQQL 014013012011AALAALAALAAL 5.列出其状态转换表，画出状态转换图和波形图列出其状态转换表，画出状态转换图和波形图 014113012011QQLQQLQQLQQL 状态转换表状态转换表 nnnnnQQQQQ020210 nnnnnQQQQQ101011 nnnnQQQQ20112 现现 态态 次态次态/输出信号输出信号 0 0 0 0 0 1 /1 1 1 0 0 0 1 0 1 0 /1 1 0 1 0 1 0 0 1 1 /1 0

17、 1 1 0 1 1 1 0 0 /0 1 1 1 1 0 0 0 0 0 /1 1 1 0 1 0 1 0 1 1 /1 1 0 1 1 1 0 0 1 0 /1 0 1 1 1 1 1 0 0 1 /0 1 1 1 n2Qn1Qn0Q1234LLLL1n01n11n2QQQ 画出状态图画出状态图 现现 态态 次态次态/输出信号输出信号 0 0 0 0 0 1 /1 1 1 0 0 0 1 0 1 0 /1 1 0 1 0 1 0 0 1 1 /1 0 1 1 0 1 1 1 0 0 /0 1 1 1 1 0 0 0 0 0 /1 1 1 0 1 0 1 0 1 1 /1 1 0 1 1 1

18、 0 0 1 0 /1 0 1 1 1 1 1 0 0 1 /0 1 1 1 n2Qn1Qn0Q1234LLLL1n01n11n2QQQ 000 100 001 011 010 111 110 101 Q2Q1 Q0/L3L2L1L0/1110/1110/1101/0111/1011/1011/1101/0111 波形图（略）波形图（略）6.电路自启动能力的确定电路自启动能力的确定 本电路具有自启动能力。本电路具有自启动能力。000 100 001 011 010 111 110 101 Q2Q1 Q0/L3L2L1L0/1110/1110/1101/0111/1011/1011/1101/0

19、111 6.2.3 异步时序逻辑电路的分析举例异步时序逻辑电路的分析举例1.异步时序逻辑电路的分析方法：异步时序逻辑电路的分析方法：要特别注意各触发器的时钟脉冲输入端的时钟信号状态。要特别注意各触发器的时钟脉冲输入端的时钟信号状态。时钟方程时钟方程 触发器的驱动方程；触发器的驱动方程；电路输出方程。电路输出方程。(1)列出电路方程列出电路方程(2)求电路状态方程求电路状态方程(3)列出状态转换表或画出状态图和波形图列出状态转换表或画出状态图和波形图.将驱动方程代入相应触发器的特性方程，求出电路状态方程。将驱动方程代入相应触发器的特性方程，求出电路状态方程。触发器时钟信号逻辑表达式；触发器时钟信

20、号逻辑表达式；分析步骤分析步骤:43例例6.2.3 分析图分析图6.2.7所示逻辑电路。所示逻辑电路。2.2.异步电路分析举例异步电路分析举例:1D Q0 FF0 FF1 Q1 Q1 Q0&Z CP 1D 解解 (1)写出电路方程式写出电路方程式 时钟方程时钟方程输出方程输出方程 驱动方程驱动方程 CP0=CP,上升沿触发上升沿触发 CP1=Q0，仅当，仅当Q0由由0 1时，时，Q1才可能改变状态。才可能改变状态。n0n1QQZ n00QD n11QD (2)求电路状态方程求电路状态方程 n001+n0QDQ n111+n1QDQ (CP由由01时此式有效时此式有效)(Q0由由01时此式有效时

21、此式有效)如有时钟脉冲触发信号时，触发器状态变化；如有时钟脉冲触发信号时，触发器状态变化；如无时钟脉冲触发信号时，触发器状态不变。如无时钟脉冲触发信号时，触发器状态不变。45(4)逻辑功能分析逻辑功能分析 由状态图和时序图可知，此电路是一个异步四由状态图和时序图可知，此电路是一个异步四进制减法计数器，进制减法计数器，Z是借位信号。也可把该电路看作是借位信号。也可把该电路看作一个序列信号发生器。输出序列脉冲信号一个序列信号发生器。输出序列脉冲信号Z的重复周的重复周期为期为4TCP，脉宽为，脉宽为1TCP。异步时序电路分析举例异步时序电路分析举例 例例 异步时序电路如图异步时序电路如图 所示，试分

22、析其功能。所示，试分析其功能。1JQ11KQ2CP“1”Q11J1K1J1KQ3Q3“1”Q2“1”解解 由电路可知由电路可知CP1=CP3=CP,CP2=Q1,因此该电路为因此该电路为异步时序电路。异步时序电路。各触发器的各触发器的激励方程激励方程为为 CPCPQQQQCPCPQQCPCPQQQKQQJKJKQJnnnnnnnnnnnn3_3211312_2121_1_3113213221_31111次态方程次态方程和和时钟方程时钟方程为为 由于各触发器仅在其时钟脉冲的下降沿动作，其余由于各触发器仅在其时钟脉冲的下降沿动作，其余时刻均处于保持状态，故在列电路的状态真值表时必须时刻均处于保持状

23、态，故在列电路的状态真值表时必须注意。注意。(1)当现态为当现态为000时，代入时，代入Q1和和Q3的次态方程中，可的次态方程中，可知在知在CP作用下作用下Qn+1=1,，由于此时由于此时CP2=Q1,Q1由由 01 产生一个上升沿，用符号产生一个上升沿，用符号表示，故表示，故Q2处于保持状处于保持状态，态，即即 。其其次态为次态为 001。013nQ0212nnQQ (2)当现态为当现态为 001 时，时，此此时时Q1由由 10 产生一个下降沿，用符号产生一个下降沿，用符号表示，且表示，且 故故Q2将由将由 01，其次态为，其次态为 010。依此类推，。依此类推，得其状态真值表如表得其状态真

24、值表如表 6-4所示。所示。根据状态真值表可画出状态迁移图如图根据状态真值表可画出状态迁移图如图 6-11 所所示，示，由此可看出该电路是异步五由此可看出该电路是异步五进制递增计数器，进制递增计数器，且且具有自启动能力。具有自启动能力。0,01311nnQQ_212nnQQ状态真值表状态真值表 状态迁移图 000001010101111100011110*例例 3 分析如图所示异步时序逻辑电路，画出电路分析如图所示异步时序逻辑电路，画出电路状态图和波形图。状态图和波形图。&CP0 C1 1D Q0 Q0 CP1 C1 1D Q1 Q1 CP2 C1 1D Q2&CP Q2 FF0 FF1 FF2 CPCP 001Q CP 解解 (1)写出电路方程式写出电路方程式 时钟方程时钟方程 CPCP 2 驱动方程驱动方程 020QQD 11QD D2=Q0 Q1 6.3同步时序逻辑电路的设计方法 本节不讲，有兴趣的同学请自学！作业题谢谢光临！