第-6-章-主-存-储-器资料课件.ppt

上传人(卖家):ziliao2023 文档编号:5767058 上传时间:2023-05-07 格式:PPT 页数:60 大小:4.39MB
下载 相关 举报
第-6-章-主-存-储-器资料课件.ppt_第1页
第1页 / 共60页
第-6-章-主-存-储-器资料课件.ppt_第2页
第2页 / 共60页
第-6-章-主-存-储-器资料课件.ppt_第3页
第3页 / 共60页
第-6-章-主-存-储-器资料课件.ppt_第4页
第4页 / 共60页
第-6-章-主-存-储-器资料课件.ppt_第5页
第5页 / 共60页
点击查看更多>>
资源描述

1、第第 6 章章 主主 存存 储储 器器本章讲述:6.1 半导体存储器的分类6.2 读写存储器(RAM)6.3 现代RAM6.4 只读存储器(ROM)存储器是信息存放的载体存储器为计算机能够脱离人的直接干预,自动地工作为提供了基础。存储器的容量越大,存放的信息就越多,计算机系统的功能也就越强。存储器的工作速度相对于CPU总是要低1至2个数量级。存储器的工作速度又是影响计算机系统数据处理速度的主要因素。存储器的功能与意义存储器的功能与意义计算机系统对存储器的要求是容量要大、存取速度要快,但容量大、速度快与成本低是矛盾的,容量大、速度快必然使成本增加。为了使容量、速度与成本适当折衷,现代计算机系统都

2、是采用多级存储体系结构:主存储器(内存储器)、辅助(外)存储器以及网络存储器,如图6-1所示。图6-1 存储层次结构在CPU与主存储器之间有一层称为高速缓冲存储器(Cache)。Cache容量较小,目前一般为几百千字节(KB),其工作速度几乎与CPU相当。主存储器(内存条)容量较大,目前一般为128MB或256MB,工作速度比Cache慢。但目前所用的SDRAM、DDR SDRAM和RDRAM性能已有了极大的提高。外存储器容量大,目前一般为几十吉字节(GB),但工作速度慢。存储器的层次结构存储器的层次结构多级存储器结构的作用与现状多级存储器结构的作用与现状这种多级存储器体系结构,较好地解决了存

3、储容量要大,速度要快而成本又比较合理的矛盾。前两种存储器也称为内存储器,目前主要采用的是半导体存储器。目前,半导体存储器的集成度大大提高,体积急剧减小,成本迅速降低。外部存储器,目前主要是磁介质存储器,其容量迅速提高,最常见是几十GB的硬盘。另外,移动硬盘、只读光盘、可擦除的光盘也迅速发展。6.1 半导体存储器的分类半导体存储器的分类半导体存储器可分为两类:读写存储器RAM,和只读存储器ROM。RAM主要用来存放各种现场的输入输出数据、中间计算结果、与外存交换的信息以及作为堆栈使用。它的存储单元的内容按照需要既可以读出,也可以写入或改写。ROM的信息在使用时是不能改变的,它只能读出,故一般用来

4、存放固定的程序,如微型计算机的管理、监控程序,汇编程序等,以及存放各种常数、函数表等。半导体存储器的分类,可用图6-2来表示。6.1.1 RAM的种类的种类在RAM中,分为双极型(Bipolar)和MOS RAM两大类。1.双极型RAM的特点存取速度高;集成度较低(与MOS相比);功耗大;成本高。双极型RAM主要用于Cache。2.MOS RAM用MOS器件构成的RAM,又可分为静态(Static)RAM(SRAM)和动态Dynamic RAM(DRAM)两种。用由6管构成的触发器作为基本存储电路;集成度高于双极型但低于动态RAM;不需要刷新,故可省去刷新电路;功耗比双极型的低,但比动态RAM

5、高;易于用电池作为后备电源;存取速度较动态RAM快。静态静态RAM的特点的特点动态动态RAM的特点的特点 基本存储电路用单管线路组成(靠电容存储电荷);集成度高;比静态RAM的功耗更低;价格比静态便宜;因动态存储器靠电容来存储信息,由于总是存在有泄漏电流,故要求刷新(再生)。典型的是要求每隔1ms刷新一遍。6.1.2 ROM的种类的种类 1.掩模ROM早期的ROM由半导体厂商按照某种固定线路制造的,制造好以后就只能读不能改变。2.可编程序的只读存储器PROM(Programmable ROM)这种ROM可由用户对它进行编程,但用户只能写一次,目前已不常用。3.可擦去的可编程只读存储器EPROM

6、(Erasable PROM)为了适应科研工作的需要,希望ROM能根据需要写,也希望能把已经写上去的内容擦去,然后再写,且能改写多次,于是就生产了这种EPROM。6.2 读写存储器(读写存储器(RAM)6.2.1 基本存储电路基本存储电路 基本存储电路是组成存储器的基础和核心,它用来存储一位二进制信息:“0”或“1”。在MOS存储器中,基本存储电路分为静态存储电路和动态存储电路两大类。1.六管静态存储电路静态存储电路是由两个增强型的NMOS反相器交叉耦合而成的触发器,如图6-3(a)所示。图6-3 六管静态存储单元2.单管存储电路单管存储电路如图6-4所示。它是由一个管子T1和一个电容C构成。

7、写入时,字选择线为“1”,T1管导通,写入信号由位线(数据线)存入电容C中;在读出时,选择线为“1”,存储在电容C上的电荷,通过T1输出到数据线上,通过读出放大器即可得到存储信息。为了节省面积,这种单管存储电路的电容不可能做得很大,一般都比数据线上的分布电容Cd小,因此,每次读出后,存储内容就被破坏,要保存原先的信息必须采取恢复措施。6.2.2 RAM的结构的结构1.存储体在较大容量的存储器中,往往把各个字的同一位组织在一个片中。同一位的这些字通常排成矩阵的形式。如 3232=1024,或6464=4096。由X选择线行线和Y选择线列线的重叠来选择所需要的存储单元。图6-5 典型的RAM示意图

8、这样做可以节省译码和驱动电路。如果存储容量较小,也可把RAM芯片的单元阵列直接排成所需要位数的形式。这时每一条X选择线代表一个字,而每一条Y线代表字中的一位,所以习惯上就把X选择线称为字线,而Y选择线称为位线。存储器外围电路存储器外围电路(1)地址译码器存储单元是按地址来选择的,必须对地址信号经过译码,用以选择需要访问的单元。(2)I/O电路它处于数据总线和被选用的单元之间,用以控制被选中的单元的读出或写入,并具有放大信息的作用。(3)片选控制端CS#(Chip Select)一个存储体总还是要由一定数量的芯片组成。在地址选择时,首先要选片,用地址译码器输出和一些控制信号(如IO/M#)形成选

9、片信号。(4)集电极开路或三态输出缓冲器地址译码的方式地址译码的方式地址译码有两种方式:一种是单译码方式或称字结构;另一种是双译码,或称复合译码结构。(1)单译码方式在单译码结构中,字线选择某个字的所有位,图6-6是一种单译码结构的存储器,它是一个16字4位的存储器,共有64个基本电路。(2)双译码方式采用双译码方式,可以减少选择线的数目。在双译码结构中,地址译码器分成两个。图6-6 单译码结构存储器图6-7 双译码存储器电路6.2.3 RAM与与CPU的连接的连接RAM与CPU的连接,主要有以下三个部分:(1)地址线的连接;(2)数据线的连接;(3)控制线的连接。RAM与与CPU连接时要考虑

10、的问题连接时要考虑的问题(1)CPU总线的负载能力在小型系统中,CPU是可以直接与存储器相连的,而在较大的系统中,需要时就要加上缓冲器,由缓冲器的输出再带负载。(2)CPU和存储器之间的时序配合问题CPU在取指和存储器读或写操作时,是有固定时序的,就要由这来确定对存储器的存取速度的要求。或在存储器已经确定的情况下,考虑是否需要TW周期,以及如何实现。(3)存储器的地址分配和选片问题内存通常分为RAM和ROM两大部分,而RAM又分为系统区和用户区,用户区又要分成数据区和程序区。所以内存的地址分配是一个重要的问题。另外,目前生产的存储器,单片的容量仍然是有限的,所以总是要由许多片才能组成一个存储器

11、,这就存在一个如何产生选片信号的问题。(4)控制信号的连接对8086来说,控制信号主要有 IO/M#,RD#,WR#以及READY(或WAIT#)信号。要考虑这些信号如何与存储器要求的控制信号相连,以实现所需的控制作用。1K8位位RAM连接示例连接示例11K8位位RAM连接示例连接示例22K8位位RAM连接示例图连接示例图2K8位位 RAM的地址分配的地址分配 采用芯片Intel 2114K4,如图6-9所示,但片选连接方式采用A11作线选,线选控制如图6-10所示。因此地址分布为:第一组(线选A11=0):(A10=0时)(A10=1时)000003FF,040007FF 100013FF,

12、140017FF 200023FF,240027FF .F000F3FF,F400F7FF2K8位位 RAM的地址分配的地址分配 第 二组(线选A11=1):(A10=0时)(A10=1时)08000BFF,0C000FFF 18001BFF,1C001FFF 28002BFF,2C002FFF .F800FBFF,FC00FFFF当取当取A10为线选时的地址分配为线选时的地址分配 第一组(线选A10=0):(A11=0时)(A11=1时)000003FF,08000BFF 100013FF,18001BFF 200023FF,28002BFF .F000F3FF,F800FBFF当取当取A1

13、0为线选时的地址分配为线选时的地址分配 第 二组(线选A10=1):(A11=0时)(A11=1时)040007FF,0C000FFF 140017FF,1C001FFF 240027FF,2C002FFF .F400F7FF,FC00FFFF线选时存储器的地址分布图线选时存储器的地址分布图4K8位位RAM连接示例图连接示例图图图6-14的地址分布的地址分布 使用A10,A11作为译码器输入 第一组 000003FF,100013FFF000F3FF 第二组 040007FF,140017FFF400F7FF 第三组 08000BFF,18001BFFF800FBFF 第四组 0C000FFF

14、,1C001FFFFC00FFFF图图6-14的地址分布的地址分布 使用A14,A15作为译码器输入 第一组 000003FF,040007FF,08000BFF,3C003FFF 第二组 400043FF,440047FF,48004BFF,7C007FFF 第三组 800083FF,840087FF,88008BFF,BC00BFFF 第四组 C000C3FF,C400C7FF,C800CBFF,FC00FFFF4KB ROM和和1KB RAM连接图连接图存储器的读周期存储器的读周期存取时间是存储器的一个重要指标。存储器读周期的典型波形和Intel 2114的参数示于图6-16中。要实现存

15、储器读必须要CS#为低(有效),WE#为高(表示读)。只要给出地址信号经过了一段时间tA后(若此时输出三态门是打开的),读的数据就会出现在外部数据线上了。所以,这段时间称为读取时间。对于2114-2最多只要200ns。图6-16数据能否送到外部数据总线上,还取决于选片信号CS#。而从CS#有效到内部的数据能在数据线上稳定的时间为tCO,2114-2最大为60ns。存储器读周期,只有在地址有效起经过tA时间以后;而且是从片选有效起经过tCO时间以后,数据才稳定输出,这两者必须同时具备。数据读出时间取决于这两者中的长的时间。通常取决于tA。读周期与读取时间是两个不同的概念。读周期是表示该芯片进行两

16、次连续的读操作必须间隔的时间。故它总是大于或等于读取时间。有了存储器芯片的时序,就可以分析CPU时序与存储器读写时序的配合。必要时要设计产生READY信号的电路,以插入必须的TW周期。6.4.1 掩模只读存储器掩模只读存储器 掩模只读存储器由制造厂做成,用户不能进行修改。这类ROM可由二极管、双极型晶体管或MOS电路构成,但工作原理是类似的。掩膜是制造存储器时二次光刻版的图形,由它确定存储矩阵内管子的排列。只读ROM的译码结构分为字译码结构和复合译码结构。字译码结构字译码结构图6-31是一个简单的44位的MOS ROM,采用字译码方式,两位地址输入,经译码后,输出四条选择线,每一条选中一个字,

17、位线输出即为这个字的各位。在图示的存储矩阵中,有的列是连有管子的,有的列没有连管子,这是在制造时由二次光刻版的图形(掩模)所决定的,所以把它叫作掩模式ROM。图6-31 44位的MOS ROM复合译码结构复合译码结构图6-32是一个10241位的MOS ROM电路。10条地址信号线分成两组,分别经过X和Y译码,各产生32条选择线。X译码输出选中某一行,但在这一行中,哪一个能输出与I/O电路相连,还取决于列译码输出,故每次只选中一个单元。8个这样的电路,它们的地址线并联,则可得到8位信号输出。6.4.2 可擦除的可编程序只读存储器可擦除的可编程序只读存储器EPROM 1.基本存储电路为了便于用户

18、根据需要来确定ROM的存储内容,以便在研究工作中,试验各种ROM方案(即可由用户改变ROM所存的内容),在20世纪70年代初就发展产生了一种EPROM(Erasable Programmable ROM)电路。它的一个基本电路如图6-33所示。P沟道 EPROM结构示意图EPROM的写入的写入写入时,则在D和基片(也即S)之间加上25V的高压,另外加上编程序脉冲(其宽度约为50ms),所选中的单元在这个电源作用下,D和S之间被瞬时击穿,就会有电子通过绝缘层注入到硅栅。当高电源去除后,因为硅栅被绝缘层包围,故注入的电子无处泄漏走,硅栅就为负,于是就形成了导电沟道,从而使EPROM单元导通,输出为

19、“0”(或“1”)。EPROM的擦除的擦除由这样的EPROM存储电路做成的芯片的上方有一个石英玻璃的窗口,当用紫外线通过这个窗口照射时,所有电路中的浮空晶栅上的电荷会形成光电流泄漏,使电路恢复起始状态,从而把写入的信号擦去。这样经过照射后的EPROM就可以实现重写。由于写的过程是很慢的,所以,这样的电路在使用时,仍是作为只读存储器使用的。一个一个EPROM的例子的例子Intel 2716是一个16Kb(2K8位)的EPROM,它只要求单一的5V电源。它的引脚及内部方框图见图6-34。因容量是2K8位,故用11条地址线,七条用于X译码,以选择128行中的一行,8位输出均有缓冲器。它的读出周期的波

20、形以及主要参数见图6-35。图6-35 2716的读出时序电可擦除的可编程序的电可擦除的可编程序的ROME2PROM的工作原理和EPROM相似,但有如下优点:编程和擦除所用的电流极小。可按字节分别进行擦除。编程和擦除都只需要10ms。FLASH存储器存储器其工作原理与E2PROM有些类似,但工作机制却有所不同。FLASH的典型结构与逻辑符号如图6-42所示。FLASH的信息存储电路由一个晶体管构成,通过沉积在衬底上被场氧化物包围的多晶硅浮空栅来保存电荷,以此维持衬底上源、漏极之间导电沟道的存在,从而保持其上的信息存储。若浮空栅上保存有电荷,则在源、漏极之间形成导电沟道,为一种稳定状态,可以认为该单元电路保存“0”的信息;若浮空栅上没有电荷存在,则在源、漏极之间无法形成导电沟道,为另一种稳定状态,可以认为该单元电路保存“1”的信息。FLASH的擦除与编程的擦除与编程(3)FLASH与其他类型存储器的比较与其他类型存储器的比较由于FLASH只需单个晶体管即可保存信息,具有很高的集成度,这与DRAM类似,但不需要动态刷新电路。在访问速度上接近EDO类型的DRAM,且具有只读存储器的特点。可以在线擦除与编程,具有E2PROM的特点。对FLASH进行擦除时是按块进行的,这又具有EPROM的整块擦除的特点。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 办公、行业 > 各类PPT课件(模板)
版权提示 | 免责声明

1,本文(第-6-章-主-存-储-器资料课件.ppt)为本站会员(ziliao2023)主动上传,163文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
2,用户下载本文档,所消耗的文币(积分)将全额增加到上传者的账号。
3, 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(发送邮件至3464097650@qq.com或直接QQ联系客服),我们立即给予删除!


侵权处理QQ:3464097650--上传资料QQ:3464097650

【声明】本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是网络空间服务平台,本站所有原创文档下载所得归上传人所有,如您发现上传作品侵犯了您的版权,请立刻联系我们并提供证据,我们将在3个工作日内予以改正。


163文库-Www.163Wenku.Com |网站地图|