1、CH2CH2 逻辑门与组合逻辑电路逻辑门与组合逻辑电路CH2CH2 逻辑门与组合逻辑电路逻辑门与组合逻辑电路输入级由多发射极晶体输入级由多发射极晶体管管T1和基极电组和基极电组R1组成，组成，它实现了输入变量它实现了输入变量A、B、C的与运算的与运算输出级：由输出级：由T3、T4、T5和和R4、R5组成组成其中其中T3、T4构成复合管，与构成复合管，与T5组成推组成推拉式输出结构。具有较强的负载能力拉式输出结构。具有较强的负载能力中间级是放大级，由中间级是放大级，由T2、R2和和R3组成，组成，T2的集电极的集电极C2和和发射极发射极E2可以分提供两个相可以分提供两个相位相反的电压信号位相反的
2、电压信号TTLTTL与非门电路与非门电路标准TTL电路TTLTTL与非门工作原理与非门工作原理 输入端至少有一个输入端至少有一个接低电平接低电平0.3V3.6V3.6V1V3.6VT T1 1管管:A:A端发射结导通，端发射结导通，V Vb1b1=V=VA A+V+Vbe1be1=1V=1V，其它发射结均因反偏其它发射结均因反偏而截止而截止.be4be3C2OHVVVV 5-0.7-0.7=3.6VV Vb1b1=1V,=1V,所以所以T T2 2、T T5 5截止截止,V,VC2C2Vcc=5V,Vcc=5V,T T3 3：微饱和状态。微饱和状态。T T4 4：放大状态。放大状态。电路输出高
3、电平为：电路输出高电平为：5V 输入端全为高电平输入端全为高电平3.6V3.6V2.1V0.3VT T1 1:V:Vb1b1=V=Vbc1bc1+V+Vbe2be2+V+Vbe5 be5=0.7V=0.7V3=2.1V3=2.1V因此输出为逻辑低电因此输出为逻辑低电平平V VOLOL=0.3V=0.3V3.6V发射结反偏而集电发射结反偏而集电极正正偏偏.处于倒置放大状态处于倒置放大状态T T2 2：饱和状态：饱和状态T T3 3：V Vc 2c 2=V=Vc e s 2c e s 2+V Vbe5be51V1V，使，使T T3 3导通，导通，V Ve3e3=V=Vc2c2-V-Vbe3be3=
4、1-=1-0.70.3V0.70.3V，使，使T T4 4截止截止。T T5 5：深饱和状态，：深饱和状态，TTLTTL与非门工作原理与非门工作原理 输入端全为高电平，输入端全为高电平，输出为低电平输出为低电平 输入至少有一个为输入至少有一个为低电平时，输出为高低电平时，输出为高电平电平由由此可见电路的输此可见电路的输出和输入之间满足出和输入之间满足与非逻辑关系与非逻辑关系ABCF T T1 1：倒置放大状态倒置放大状态T T2 2：饱和状态：饱和状态T T3 3：导通状态：导通状态T T4 4：截止状态：截止状态T T5 5：深饱和状态：深饱和状态T T2 2：截止状态：截止状态T T3 3
5、：微饱和状态：微饱和状态T T4 4：放大状态：放大状态T T5 5：截止状态：截止状态TTLTTL与非门工作原理与非门工作原理TTLTTL与非门工作速度与非门工作速度存在问题：存在问题：TTL门电路工作速度门电路工作速度相对于相对于MOSMOS较快，但由较快，但由于当输出为低电平时于当输出为低电平时T T5 5工作在深度饱和状态，当输出工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度能马上消散，而影响工作速度。改进型改进型TTLTTL与非门与非门 可能工作在饱和状可能工作在饱和状态下的晶体管态下的
6、晶体管T1、T2、T3、T5都用带有肖特都用带有肖特基势垒二极管（基势垒二极管（SBD）的三极管代替，以限的三极管代替，以限制其饱和深度，提高制其饱和深度，提高工作速度工作速度返回返回改进型改进型TTLTTL与非门与非门 增加增加有源泄放电路有源泄放电路1、提高工作速度、提高工作速度由由T6、R6和和R3构成构成的有源泄放电路来的有源泄放电路来代替代替T2射极电阻射极电阻R3减少了电路的开启时间减少了电路的开启时间缩短了电路关闭时间缩短了电路关闭时间2、提高抗干扰能力提高抗干扰能力T2、T5同时导通，因同时导通，因此电压传输特性曲线此电压传输特性曲线过渡区变窄，曲线变过渡区变窄，曲线变陡，输入
7、低电平噪声陡，输入低电平噪声容限容限VNL提高了提高了0.7V左左右右TTLTTL门电路的特性与参数门电路的特性与参数（以与非门为例）（以与非门为例）电压传输特性电压传输特性TTLTTL“与非与非”门输入电压门输入电压V VI I与输出电压与输出电压V VO O之间的关系曲线，之间的关系曲线，即即 V VO O =f f（V VI I）截 止 区截 止 区 当当V VI I 0.6 V 0.6 V，V Vb1b11.3V1.3V时，时，T T2 2、T T5 5截止，截止，输出高电平输出高电平V VOH OH=3.6V=3.6V线性区当线性区当0.6V0.6VV VI I1.3V1.3V，0.
8、7V0.7VV Vb2b21.4V1.4V时，时，T T2 2导导通，通，T T5 5仍截止，仍截止，V VC2C2随随V Vb2b2升升高而下降，经高而下降，经T T3 3、T T4 4两级两级射随器使射随器使V VO O下降下降转折区转折区饱和区饱和区VOFFVSHVonVSL工作电平与工作电平与抗干扰能力：抗干扰能力：关门电平关门电平VOFF：开门电平开门电平VON：低电平噪声容限低电平噪声容限V NL：V NL=V OFF -VSL高电平噪声容限高电平噪声容限V NH：V NH=V SH -VONTTLTTL门电路的特性与参数门电路的特性与参数保证输出为标准高电平保证输出为标准高电平V
9、SH的的最大最大输入输入 电平值电平值保证输出为标准低电平保证输出为标准低电平VSL的的最小最小输入输入 电平值电平值输入特性：输入特性：输入电流与输入电压之间的关系曲线，即输入电流与输入电压之间的关系曲线，即II=f（VI）1.1.输入短路电流输入短路电流ISD（也叫输入低电平电流（也叫输入低电平电流IIL）对标准对标准TTL电路，当电路，当VIL=0V时由输入端流出的电流时由输入端流出的电流mA41k370511.RVV IbeCCIL前级驱动门导通时，前级驱动门导通时，IIL将灌将灌入前级门，称为灌电流负载入前级门，称为灌电流负载2.2.输入漏电流输入漏电流IIH（输入高电平电流）（输入
10、高电平电流）一个输入端接高电平，其余输入端接低电平，经该输入一个输入端接高电平，其余输入端接低电平，经该输入端流入的电流。标准端流入的电流。标准TTL电路电路IIH10AA。TTLTTL门电路的特性与参数门电路的特性与参数假定输入电流假定输入电流II流流入入T1发射极时方向发射极时方向为正，反之为负为正，反之为负对照电路对照电路扇出系数扇出系数N NO O：在灌电流（输出低电平）状态下驱动同类门的个数。在灌电流（输出低电平）状态下驱动同类门的个数。ILOLmaxO/IIN其中其中I IOLmaxOLmax为最大允许灌电流为最大允许灌电流,I IILIL是一个负载门是一个负载门灌入本级的电流（灌
11、入本级的电流（1.4mA1.4mA）。）。N No o越大，说明越大，说明门的负载能力越强。对标准门的负载能力越强。对标准TTLTTL，要求，要求N No o8 8。N No o？TTLTTL门电路的特性与参数门电路的特性与参数 平均传输延迟时间平均传输延迟时间t tpdpd导通延迟时间导通延迟时间t tPHLPHL：输入波形上升沿的输入波形上升沿的50%50%幅值处到幅值处到输出波形下降沿输出波形下降沿50%50%幅值处所需要的时间；幅值处所需要的时间；截止延迟时间截止延迟时间t tPLHPLH：从输从输入波形下降沿入波形下降沿50%50%幅值幅值处到输出波形上升沿处到输出波形上升沿50%5
12、0%幅值处所需要的时幅值处所需要的时间；间；平均传输延迟时间平均传输延迟时间t tpdpd：2 PHLPLHpdtt t通常通常t tPLHPLHt tPHLPHL，t tpdpd越小，越小，电路的开关速度越高。电路的开关速度越高。一般一般t tpdpd=10ns=10ns40ns40ns输入信号输入信号VI输出信号输出信号V0TTLTTL门电路的特性与参数门电路的特性与参数三态逻辑门（三态逻辑门（TSL）集电极开路集电极开路TTLTTL“与非与非”门（门（OCOC门）门）集电极开路集电极开路TTLTTL“与非与非”门（门（OCOC门）门）10该与非门输出高该与非门输出高电平，电平，T5截止截
13、止该与非门输出低该与非门输出低电平，电平，T5导通导通 TTL门输出端并联问题门输出端并联问题当将两个当将两个TTLTTL“与与非非”门输出端直门输出端直接并联时：接并联时：V VccccRR5 5门门1 1的的T T4 4门门2 2的的T T5 5产生产生一个很大的电流一个很大的电流产生一个大电流产生一个大电流1 1、抬高门、抬高门2 2输出输出低电平低电平2 2、会因功耗过大、会因功耗过大损坏门器件损坏门器件注：注：TTLTTL输出端输出端不能直接并联不能直接并联TTL与非门电路与非门电路集电极开路集电极开路TTLTTL“与非与非”门（门（OCOC门）门）OCOC门的结构门的结构RLVC集
14、电极开路与非门（集电极开路与非门（OC门）门）当输入端全为高电当输入端全为高电平时，平时，T2、T5导通，导通，输出输出F为低电平；为低电平；输入端有一个为输入端有一个为低电平时，低电平时，T2、T5截止，输出截止，输出F高高电平接近电源电电平接近电源电压压VC。OC门完成门完成“与非与非”逻辑功逻辑功能能逻辑符号：逻辑符号：输出逻辑电平：输出逻辑电平：低电平低电平0.3V高电平为高电平为VC（5-30V）ABF OC门实现门实现“线与线与”逻辑逻辑FRLVC相当于相当于“与门与门”逻辑等效符号逻辑等效符号21F FF_CDAB_CDAB 负载电阻负载电阻RL的选择的选择（自看作考（自看作考试
15、内容）试内容）集电极开路集电极开路TTLTTL“与非与非”门（门（OCOC门）门）集电极开路集电极开路TTLTTL“与非与非”门（门（OCOC门）门）OC门应用门应用-电平转换器电平转换器OC门需外接电阻，所以电源门需外接电阻，所以电源VC可以选可以选5V30V，因此，因此OC门作为门作为TTL电路可以和其它不同类型不同电平的逻电路可以和其它不同类型不同电平的逻辑电路进行连接辑电路进行连接TTL电路驱动电路驱动CMOS电路图电路图C M O S 电 路 的电 路 的 VD D =5 V 1 8 V，特 别 是，特 别 是VDD VCC时，必须选用时，必须选用集电极开路（集电极开路（OC门）门）
16、TTL电路电路CMOS电源电压电源电压VDD =5V时，一般的时，一般的TTL门可门可以直接驱动以直接驱动CMOS门门三态逻辑门（三态逻辑门（TSLTSL）三态门三态门工作原理工作原理除具有除具有TTL“与非与非”门输出高、低门输出高、低电平状态外，还有电平状态外，还有第三种输出状第三种输出状态态 高阻状态高阻状态，又称，又称禁止态或失禁止态或失效态效态非门，是三态门非门，是三态门的状态控制部分的状态控制部分E使能端使能端六管六管TTL与非门与非门增加部分增加部分当当 E=0时，时，T4输出高电平输出高电平VC=1，D2截止，此时后面截止，此时后面电路执行正常与非功能电路执行正常与非功能F=A
17、B101V1V输出输出F端处于高阻状态记为端处于高阻状态记为ZT6、T7、T9、T10均截止均截止Z当当 E=1时，时，高阻状态与非功能 ZF ABF1E0E_高阻状态与非功能 ZF ABF0E1E_使使能能端端的的两两种种控控制制方方式式低电平使能低电平使能高电平使能高电平使能三态门的逻辑符号三态门的逻辑符号ABF EFAB E返回返回 三态门的应用三态门的应用1.三态门广泛用于数据总线结构三态门广泛用于数据总线结构任何时刻只能有一个任何时刻只能有一个控制端有效，即只有控制端有效，即只有一个门处于数据传输，一个门处于数据传输，其它门处于禁止状态其它门处于禁止状态2.双向传输双向传输当当E=0
18、时，门时，门1工作，工作，门门2禁止，数据从禁止，数据从A送到送到B；E=1时，门时，门1禁止，禁止，门门2工作，数据从工作，数据从B送到送到A。三态逻辑门（三态逻辑门（TSLTSL）总线总线NMOSNMOS反相器反相器 MOS管的开关特性管的开关特性数字逻辑电路中的数字逻辑电路中的MOSMOS管均是增强型管均是增强型MOSMOS管，它具有以下特点：管，它具有以下特点：当当|VGS|VT|时，管子导通，导通电阻很小，相当于开关闭合时，管子导通，导通电阻很小，相当于开关闭合 当当|VGS|VT|时，管子截止，相当于开关断开时，管子截止，相当于开关断开 NMOS反相器反相器设电源电压设电源电压VD
19、D=10V，开启电压开启电压VT1=VT2=2V。1 A输入高电平输入高电平VIH=8V，2 A输入低电平输入低电平VIL=0.3V时，时，电路实现逻辑电路实现逻辑“非非”功能：功能：工作管工作管负载管负载管T1、T2均导通，输出为低均导通，输出为低电平电平VOL 0.3V；T1截止截止T2导通，电路输出导通，电路输出高电平高电平VOH=VDD-VT2=8V；AF NMOSNMOS与非门与非门NMOS与非门：与非门：工作管工作管串联串联负载管负载管T1和和T2都导通，输出低电平；都导通，输出低电平；2 当输出端有一个为低电平时，当输出端有一个为低电平时，与低电平相连的驱动管就截止，与低电平相连
20、的驱动管就截止，输出高电平；输出高电平；电路实现电路实现“与非与非”功能：功能：BAF注：注：增加输入，只增加串联驱动管增加输入，只增加串联驱动管的个数，但输入不可过多，一的个数，但输入不可过多，一般不超过般不超过3。11通通通通01 当两个输入端当两个输入端A和和B均为高电平时，均为高电平时，01止通1CMOS反相器：反相器：PMOSNMOS衬底与漏源间的衬底与漏源间的PNPN结始终处于反结始终处于反偏偏，NMOSNMOS管的衬底总是接到电路管的衬底总是接到电路的的最低电压最低电压，PMOSPMOS管的衬底总是管的衬底总是接到电路的接到电路的最高电压最高电压柵极相连柵极相连做输入端做输入端漏
21、极相连漏极相连做输出端做输出端电源电压电源电压V VDDDDV VT1T1+|+|V VT2T2|，V VDDDD适用范围较大可在适用范围较大可在3 318V18V，V VT1T1-NMOS-NMOS的开启电压的开启电压V VT2T2-PMOS-PMOS的开启电压的开启电压1 1 输入为低电平输入为低电平V VIL IL=0V=0V时时V VGS1GS1V VT1T1T T1 1管截止，管截止，|V VGS2GS2|V VT2 T2 电路中电流近似为零（忽略电路中电流近似为零（忽略T T1 1的的截止漏电流）截止漏电流）,V VDDDD主要降落在主要降落在T T1 1上，输出为高电平上，输出为
22、高电平V VOHOHV VDDDDT T2 2导通；导通；2 2 输入为高电平输入为高电平V VIHIH=V VDDDD时，时，T T1 1通通T T2 2止，止，V VDDDD主要降在主要降在T T2 2上，上，输出为低电平输出为低电平V VOLOL0V0V。实现逻辑实现逻辑“非非”功能功能AF CMOSCMOS电路电路CMOSCMOS电路电路CMOS与非门与非门:每 个 输 入 端 与 一每 个 输 入 端 与 一 个个 NMOS管和一个管和一个PMOS管的栅极相连管的栅极相连当当A A和和B B为高电平时为高电平时,1两 个 并 联 的两 个 并 联 的PMOSPMOS管管T T3 3、
23、T T4 4两个串联的两个串联的NMOS TNMOS T1 1、T T2 2通通通通止止止止0101通通止止通通1止止当当A A和和B B有一个或一个以上有一个或一个以上SHI 4SHI 4为低电平时，为低电平时，电路输出高电平。电路输出高电平。输出低电平；输出低电平；电路实现电路实现“与非与非”逻辑功能逻辑功能ABF CMOSCMOS电路电路CMOS 异或门：异或门：由三个由三个CMOSCMOS反相器和反相器和一个一个CMOSCMOS传输门组成传输门组成传输门的控传输门的控制信号制信号A、A当当A A=B B=0=0，00110TGTG断开，则断开，则C C=B=1=B=1，F F=C C=
24、0=0；TG断开断开当当A A=B B=1=1，11TG接通110TGTG接通，接通，C C=B B=1=1，反相器反相器2 2的两只的两只MOSMOS管都截止，输出管都截止，输出F F=0=0。输入端输入端A A和和B B相同时：相同时：得：输入端得：输入端A A和和B B相同，相同，输出输出 F F=0=0CMOS异或异或门：门：输入端输入端A A和和B B不同时：不同时：当当A A=1=1，B B=0=0，10TGTG导通导通001输出输出F=1；当当A A=0=0，B B=1=1，01TGTG断开断开101输出输出F=1。得：输入端得：输入端A A和和B B不同，不同，输出输出 F F
25、=1=1。CMOSCMOS电路电路CMOS异或异或门：门：输入端输入端A A和和B B不同不同输出输出F=1；输入端输入端A A和和B B相同相同输出输出 F=0=0。由此可知，该电路实由此可知，该电路实现的是现的是“异或异或”逻辑逻辑功能：功能：BABABAFCMOSCMOS电路电路CMOS传输门（传输门（TG）：）：栅极控制电压栅极控制电压为互补信号，为互补信号，如如C=0，C=VDD当当C C=0V=0V，C C=V VDDDD时时T TN N和和T TP P均截止，均截止，V VI I由由0 0V VDDDD变化时，传输变化时，传输门呈现高阻状态，相门呈现高阻状态，相当于开关断开，当于
26、开关断开，C CL L上的电平保持不变，上的电平保持不变，这种状态称为传输门这种状态称为传输门保存信息保存信息当当C C=V VDDDD，C C=0V=0V时，时，V VI I在在V VT TV VDDDD范围变化范围变化时时T TP P导通导通即即V VI I在在0 0V VDDDD范围变化范围变化时，时，T TN N、T TP P中至少有中至少有一 只 管 子 导 通，使一 只 管 子 导 通，使V VO O=V VI I，这相当于开关，这相当于开关接通，这种状态称为接通，这种状态称为传输门传输信息。传输门传输信息。V VI I由由0 0（V VDDDD-V VT T）范）范围变化时围变化
27、时T TN N导通导通CMOSCMOS电路电路CMOS传输门（传输门（TG）：）：1 1 当当C C 为低电平时，为低电平时，T TN N、T TP P截止传输门相当截止传输门相当于开关断开；于开关断开；2 2 当当C C为高电平时，为高电平时，T TN N、T TP P中至少有一只管子导中至少有一只管子导通，使通，使V VO O=V VI I，这相当于，这相当于开关接通，传输门传输开关接通，传输门传输信息；信息；传输门相当于一个开关，传输门相当于一个开关，且是一个双向开关。且是一个双向开关。逻辑符号逻辑符号输入输入输出输出门控制门控制信号信号CMOSCMOS电路电路 CMOS模拟开关模拟开关
28、电路图电路图控制模拟信号传输控制模拟信号传输的一种电子开关，的一种电子开关，通与断是由数字信通与断是由数字信号控制的号控制的反相器的输入和输出反相器的输入和输出提供传输门两个反相提供传输门两个反相控制信号控制信号(C C和和C C）传输门传输门1、电路结构、电路结构2、逻辑符号、逻辑符号逻辑符号CMOSCMOS电路电路CMOSCMOS电路的特点电路的特点1.1.功耗小：功耗小：CMOSCMOS门工作时，总是一管导通另一管截门工作时，总是一管导通另一管截 止，因而几乎不由电源吸取电流其功耗极小。止，因而几乎不由电源吸取电流其功耗极小。2.CMOS2.CMOS集成电路功耗低内部发热量小，集成度可大
29、集成电路功耗低内部发热量小，集成度可大 大提高。大提高。3.3.抗幅射能力强，抗幅射能力强，MOSMOS管是多数载流子工作，射线辐管是多数载流子工作，射线辐 射对多数载流子浓度影响不大。射对多数载流子浓度影响不大。4.4.电压范围宽：电压范围宽：CMOSCMOS门电路输出高电平门电路输出高电平VOH VDDVOH VDD，低电平低电平VOL 0VVOL 0V。5.5.输出驱动电流比较大：扇出能力较大，一般可以输出驱动电流比较大：扇出能力较大，一般可以 大于大于5050。6.6.在使用和存放时应注意静电屏蔽，焊接时电烙在使用和存放时应注意静电屏蔽，焊接时电烙 铁应接地良好。铁应接地良好。CH2C
30、H2 逻辑门与组合逻辑电路逻辑门与组合逻辑电路2.1 2.1 二极管与三极管的开关特性二极管与三极管的开关特性二极管与三极管的开关特性二极管与三极管的开关特性2.5.1 2.5.2 基本逻辑运算基本逻辑运算逻辑门逻辑门与与或或非非与门与门或门或门非门非门与非门与非门或非门或非门与或非门与或非门异或门异或门同或门同或门遇到复杂的逻辑问题怎么办遇到复杂的逻辑问题怎么办?问题问题逻辑运算与逻辑门：解决解决:设计设计组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路输入：输入：逻辑关系：逻辑关系：Fi=fi(X1,X2,Xn n)i i=(1=(1,2 2,m m)电路由电路由逻辑门逻辑门构成；构成；不
31、含不含记忆元件记忆元件；不存在不存在无反馈无反馈；输出完全由输出完全由输入输入决定。决定。输出：输出：X1、X2、XnF1、F2、Fm返回返回有何弦外之音？有何弦外之音？讨论！讨论！2.5.12.5.1 组合逻辑电路的分析组合逻辑电路的分析分析已知逻辑电路的功能分析已知逻辑电路的功能输出函数输出函数表达式表达式简化函数简化函数真值表真值表描述电路描述电路功能功能已知组已知组合电路合电路例：例：试分析右图所示逻辑电路的功能试分析右图所示逻辑电路的功能。结论：结论：多数表决电路多数表决电路。解：（解：（1）由电路图得逻辑表达式：）由电路图得逻辑表达式：（2）由逻辑表达式得真值表）由逻辑表达式得真值
32、表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表ACBCABACBCABF（3）功能分析：）功能分析：多数输入变量为多数输入变量为1，输出，输出F为为1；多数输入变量为多数输入变量为0，输出，输出 F为为0。例：例：试分析下图所示逻辑电路的功能。试分析下图所示逻辑电路的功能。解：（解：（1）由电路图得表达式）由电路图得表达式01012123233BBGBB GBBGBG（2）列出）列出 真值表真值表自然二进制码自然二进制码格雷码格雷码B3B2B1B0 G3G2G1G0 0 0 0 00 0 0 0 0
33、0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0（2）列出）列出 真值表真值表（1）由电路图得表达式）由电路图得表达式 结论：结论：自然二进制码自然二进制码向向格雷码格雷码的
34、转换电路的转换电路。（3）分析功能分析功能01012123233BBGBB GBBGBG根据要求设计出逻辑电路根据要求设计出逻辑电路确定输入、输出，确定输入、输出，列出真值表列出真值表写出表达式写出表达式并简化并简化画逻辑电路图画逻辑电路图形式变换形式变换根据设计所用根据设计所用芯片要求芯片要求选择所需选择所需门电路门电路根据设根据设计要求计要求分析题意，将设计分析题意，将设计要求转化为逻辑关要求转化为逻辑关系，这一步为设计系，这一步为设计组合逻辑电路的关键组合逻辑电路的关键2.5.22.5.2 组合逻辑电路的设计组合逻辑电路的设计例：例：半加器的设计。半加器的设计。（1）半加器真值表）半加器
35、真值表（2）输出函数）输出函数（3）逻辑图）逻辑图 输入输入 输出输出加数加数A 加数加数B 进位进位C 和和S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0ABCBABABASABCABB ABASABCBABABAS将用将用异或门异或门实现的半加器改为用实现的半加器改为用与非门与非门实现：实现：函数表达式变换形式：函数表达式变换形式：讨论：任何改为或非门？任何改为或非门？全加器是实现全加器是实现例：全加器的设计。例：全加器的设计。任务：任务：自行完成逻辑电路自行完成逻辑电路全加器逻辑符号全加器逻辑符号全加器真值表全加器真值表 输输 入入 输输 出出 Ai Bi Ci Ci
36、+1 Si 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1一位二进制数一位二进制数一位二进制数一位二进制数低位来的进位低位来的进位相加相加和和高位进位高位进位例：例：试将试将8421BCD码转换成余码转换成余3BCD码。码。8421码码 余余3码码 B3 B2 B1 B0 E3 E2 E 1E00 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1
37、 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 （2）卡诺图）卡诺图（1）真值表）真值表 000101101212022120233BEBBBBEBBBBBBBEBBBBBE（2）卡诺图（3）表达式000101101212022120233BEBBBBEBBBBBBBEBBBBBE（4）电路图）电路图（3 3）表达式）表达式8 8421BCD码余3码2.1 2.1
38、二极管与三极管的开关特性二极管与三极管的开关特性二极管与三极管的开关特性二极管与三极管的开关特性2.6.2 2.6.1 2.6.0 CPU2.6.0 I/OEQU0EQU1EQU5EQU2EQU3EQU4有办法吗？有办法吗？有！有！(重要！)代码代码代码代码状态状态信息信息顺序顺序 .译译 码码编编 码码译码器译码器编码器编码器返回返回2.6.1 优先编码器优先编码器非优先编码器非优先编码器典型产品典型产品应用应用其他编码方式其他编码方式图为三位二进制编码器，图为三位二进制编码器，即即 83线编码器。线编码器。输入输入m m位代码，位代码，输出输出n n位位二进制二进制代码。代码。任何一个输入
39、端接低电平时，任何一个输入端接低电平时，三个输出端有一组对应的二三个输出端有一组对应的二进制代码输出。进制代码输出。任何时刻只允许一个输入端有信号输入。任何时刻只允许一个输入端有信号输入。2.6.1 m m 22n n非优先编码器：非优先编码器：83线编码器线编码器74LS148编码输出编码输入输入使能输出使能扩展输出优先编码器：优先编码器：7I0I2Y0Y：编码输出端。：编码输出端。SSS：使能输入端；：使能输入端；时，编码，时，编码，时，禁止编码。时，禁止编码。sYS：使能输出端，编码状态下（：使能输出端，编码状态下（=0=0），），若无输入信号，若无输入信号，sY=0=0。EXYS：扩展
40、输出端，编码状态下（：扩展输出端，编码状态下（=0=0），），若有输入信号，若有输入信号，EXY=0=0。：输入，低电平有效，优先级别依次为：输入，低电平有效，优先级别依次为0I7I。83线编码器线编码器74LS148优先编码器：优先编码器：管脚定义：管脚定义：编码器的应用：编码器的应用：（3 3）第一片工作时）第一片工作时,编码器输出：编码器输出：0000-01110000-0111 第二片工作时第二片工作时,编码器输出编码器输出:1000-1111:1000-1111解：（解：（1 1）编码器输入）编码器输入1616线线,用两片用两片8-38-3线编码器，高位为第线编码器，高位为第 一片，
41、低位为第二片。一片，低位为第二片。高位低位（2 2）实现优先编码：高位选通输出与低位控制端连接。）实现优先编码：高位选通输出与低位控制端连接。例：例：用用8-38-3线优先编码器线优先编码器CT74LS148CT74LS148扩展成扩展成1616线线-4-4线编码器。线编码器。2.6.2 变量译码器（二进制译码器），如变量译码器（二进制译码器），如3/8线线代码变换译码器，如二代码变换译码器，如二十进制译码器，十进制译码器，4/10线线显示译码器，如字符显示显示译码器，如字符显示典型产品及应用典型产品及应用显示器件显示器件显示驱动方式显示驱动方式二进制译码器：二进制译码器：将每个最小项作为一个
42、输出端：将每个最小项作为一个输出端：译码输入译码输入 译码输出译码输出 A1 A0 Y0 Y1 Y2 Y3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 12位二进制译码器位二进制译码器Yi=mi E，i=0,1,2,2 2n-n-1 1 A1 A0 Y0 Y1 Y2 Y3 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 反码输出反码输出 通过一个电平通过一个电平与众不同与众不同的的输出端的位置区分输入代码。输出端的位置区分输入代码。2.6.2 n/2 2n n 线线二二十进制译码器：十进制译码器：4
43、/1010 线线 自行完成真值表自行完成真值表 七段字形显示译码器七段字形显示译码器2.6.2 七（八）段数码管：七（八）段数码管：七段显示译码器：七段显示译码器：共阴极共阴极共阳极共阳极：高电平驱动：高电平驱动：低电平驱动：低电平驱动输入输入BCDBCD码，输出驱动码，输出驱动相应的七段字形相应的七段字形LEDLED。LED或其他显示器件或其他显示器件p BCD BCD码码动态扫描显示动态扫描显示下一站：北京交通大学下一站：北京交通大学乘客您好！乘客您好！下一站：北京交通大学下一站：北京交通大学 译码输入，二进制编码译码输入，二进制编码0-7依次对应依次对应8个输出。个输出。38译码器译码器
44、(74LS138)八个输出端，低电平有效。八个输出端，低电平有效。译码状态下，相应输出端为；译码状态下，相应输出端为；禁止译码状态下，输出均为。禁止译码状态下，输出均为。7Y0Y32SS 和S1、使能输入使能输入,与与逻辑。逻辑。EN=1（0SS 1S 321、EN=0，禁止译码，输出均为。，禁止译码，输出均为。)，译码。，译码。A0 A A2 2使能端的两个作用：使能端的两个作用：（1）消除译码器输出尖峰干扰）消除译码器输出尖峰干扰EN端正电平的出现在端正电平的出现在A0-A2稳定之后；稳定之后；EN端正电平的撤除在端正电平的撤除在A0-A2再次改变之前。再次改变之前。（2）逻辑功能扩展）逻
45、辑功能扩展 例：用例：用38译码器构成译码器构成416译码器。译码器。避免避免A0-A2在变化过程中引在变化过程中引起输出端产生瞬起输出端产生瞬时负脉冲。时负脉冲。例：用例：用38译码器构成译码器构成416译码器。译码器。X X0 0-X-X3 3：译码输入：译码输入E E：译码控制：译码控制E=0E=0，译码，译码 E=1E=1，禁止译码，禁止译码X3-X0X3-X0：0000-01110000-0111，第一片工作第一片工作X3-X0X3-X0：1000-11111000-1111第二片工作第二片工作000-111000-111 译码输入译码输入0 0 0 0 1 10 0 0 0 0 0
46、000-111000-111 译码输入译码输入1 1 0 0 1 10 0 0 0 1 1例：例：试用试用 CT74LS138CT74LS138和与非门构成一位全加器。和与非门构成一位全加器。解解:全加器的最小项表达式应为全加器的最小项表达式应为译码器的应用：译码器的应用：742174217421iY Y Y YmmmmmmmmS7653765376531iY Y Y YmmmmmmmmCSi=7),4 ,2 ,(1 m Ci+1=)7,6 ,5 ,3(m742174217421iY Y Y YmmmmmmmmS7653765376531iY Y Y YmmmmmmmmC七段译码器七段译码器C
47、T7447D、C、B、A：BCD码输入信号。码输入信号。ag：译码输出，低电平有效。：译码输出，低电平有效。（）熄灭信号输入。低电平时，输出（）熄灭信号输入。低电平时，输出ag均为高电平（全灭）；均为高电平（全灭）；（）灭零输出信号。（）灭零输出信号。RBI=0=0时，时，RBO=0=0。LT：试灯信号输入。当：试灯信号输入。当BI=1（无效）时，（无效）时，LT=0且且不论不论DA状态如何，状态如何，ag七段全亮。七段全亮。RBO/BI熄灭信号输入熄灭信号输入/灭零输出信号灭零输出信号LTRBI：灭零输入信号（不显示，其它数码正常显示）。：灭零输入信号（不显示，其它数码正常显示）。RBI=0
48、=0（=）时，不显示数码）时，不显示数码0。2.1 2.1 二极管与三极管的开关特性二极管与三极管的开关特性二极管与三极管的开关特性二极管与三极管的开关特性2.7.1 2.7.2 超前进位加法器：超前进位加法器：进位直接由加数和最低位进位进位直接由加数和最低位进位C0形成。形成。C02.1 2.1 二极管与三极管的开关特性二极管与三极管的开关特性二极管与三极管的开关特性二极管与三极管的开关特性2.8.1 2.8.2 2.8.1（多路选择器；多路开关；（多路选择器；多路开关；MUX）在多个通道中选择一路，即从多个信息中在多个通道中选择一路，即从多个信息中选出一个信息。选出一个信息。数据选择与数据
49、分配：数据选择与数据分配：数据选择：数据选择：数据分配：数据分配：将输入信号分配到各通道。将输入信号分配到各通道。多输入多输入一输出一输出选择选择分配分配一输入一输入多输出多输出二者联合起来可实现什么功能？二者联合起来可实现什么功能？发送端发送端，并，并串串接收端接收端，串，串并并数据选择器数据选择器分类：二选一、四选一、八选一、十六选一。分类：二选一、四选一、八选一、十六选一。双四选一数据选择器双四选一数据选择器CT74LS153使能端使能端输出端输出端数据数据输入输入公用控公用控制输入制输入双四选一数据选择器双四选一数据选择器CT74LS153简化符号八中选一数据选择器八中选一数据选择器C
50、T74LS151八选一需三位地址码数据选择器的应用数据选择器的应用：例：用最少数量的四选一选择器扩展成八选一选择器。例：用最少数量的四选一选择器扩展成八选一选择器。解：（解：（1 1）用一片双四选一数据选择器，实现八个输入端。）用一片双四选一数据选择器，实现八个输入端。（2 2）用使能端形成高位地址，实现三位地址，控制八个输入。）用使能端形成高位地址，实现三位地址，控制八个输入。例：用四选一数据选择器构成十六选一的选择器。例：用四选一数据选择器构成十六选一的选择器。第一级分第一级分为四组为四组第二级控制选择第第二级控制选择第一组中的一组。一组中的一组。数据分配器：数据分配器：当当F=1时它即为
