1、项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现项目描述项目描述 项目分析项目分析任务任务 1 数制与编码数制与编码任务任务 2 逻辑代数的基本定律与规则逻辑代数的基本定律与规则任务任务 3 逻辑函数的卡诺图化简逻辑函数的卡诺图化简任务任务 4 常用逻辑门常用逻辑门任务任务 5 TTL 逻辑门逻辑门项目一 三人表决逻辑电路的实现任务任务 6 MOS 门电路门电路知识拓展知识拓展 门电路使用常识门电路使用常识任务任务 7 组合逻辑电路组合逻辑电路软件仿真软件仿真 逻辑门电路的计算机仿真实验逻辑门电路的计算机仿真实验项目实施项目实施 小结小结 习题习题项目一 三人表决逻辑电路的实现项目
2、描述项目描述按照少数服从多数的原则,用数字电子技术实现一个能完成三人表决功能的逻辑电路,表决结果用 LED 灯指示。项目一 三人表决逻辑电路的实现项目分析项目分析在日常生活中,当通过某一项决定时,往往按照少数服从多数的原则进行举手表决,同意的人多于反对的人则决定通过,反之则不通过。其实,在这种情况下我们只需一个结果,即通过或不通过,表决人同意或不同意。如果用数字电子技术的方法解决此类问题,则非常容易。在数字电子技术中,举手同意用逻辑“1”表示,不同意用逻辑“0”表示;表决结果通过用逻辑“1”表示,不通过用逻辑“0”表示。将每名表决者的表决情况作为任务电路的输入信号,通过电路(逻辑电路)的运算处
3、理,将最后决定输出。项目一 三人表决逻辑电路的实现我们的任务是实现一个三人表决逻辑电路,如果用数字电子技术来实现,需要了解以下知识内容:数字逻辑的基础知识(数制与编码、逻辑函数等);逻辑门电路的结构、工作原理、逻辑功能、外部特性以及使用方法;组合逻辑电路的分析和设计方法等。项目一 三人表决逻辑电路的实现任务任务 1 数数 制制 与与 编编 码码1.1.1 数制数制在日常生活中,除了人们熟悉而常用的十进制计数制以外,还有其他的计数制,如时间单位中的秒和分之间采用六十进制,月和年之间采用十二进制等。在数字电路系统中,广泛采用的是二进制、八进制和十六进制,例如在计算机和打印机之间传输的信号就是二进制
4、编码,如图 11所示。项目一 三人表决逻辑电路的实现图 11 计算机和打印机之间的信号传输示意图项目一 三人表决逻辑电路的实现在数字系统中,通常采用进位计数的方法组成多位数码来表示物理量,我们称之为数字量。我们把多位数码中每一位的构成方法以及从低位到高位的进位规则称为数制。下面列举常见的几种数制。1.十进制十进制十进制是日常生活和工作中最常用的进位计数制。在十进制数中,每一位可以取 09 这 10个数码中的一个。我们把十进制数中每一位可能出现的数码的个数称为十进制数的基数。也就是说,十进制数的基数是 10。十进制数低位和相邻高位间的进位关系为“逢十进一”。项目一 三人表决逻辑电路的实现例如,任
5、意一个十进制数,如(25)10 总可以写成下面的表示形式:(25)10=2101+510 0从上式可以看出,十进制数中的每一位数码都乘以了 10 的幂次方。我们把 102、101、100 分别称为十进制数中百位、十位和个位对应的权值,其大小为基数的幂次方。项目一 三人表决逻辑电路的实现任意一个包含小数位的十进制数,例如 35.68 总可以表示为项目一 三人表决逻辑电路的实现2.二进制二进制在数字电路中应用最广的计数制是二进制。在二进制数中,每一位仅有 0 和 1 两个可能出现的数码,所以二进制数的基数为 2。低位和相邻高位间的进位关系为“逢二进一”。二进制数各位的权为 2i。例如,二进制数(1
6、0.11)2 可以展开为上式表明,二进制数(10.11)2 代表的十进制数的大小为 2.75。项目一 三人表决逻辑电路的实现3.八进制八进制八进制数的每一位有 07 共 8 个可能的数码,所以基数为 8。低位和相邻高位间的进位关系为“逢八进一”。例如,八进制数(371)8 可以展开为所以,八进制数(371)8 代表的十进制数的大小为 249。项目一 三人表决逻辑电路的实现4.十六进制十六进制十六进制数的每一位有 16 个可能的数码,分别用数字 09 和字母 AF 表示,实际上字母AF 就表示十进制数中的 1015。十六进制数的基数为 16,进位规律是“逢十六进一”。例如,十六进制数(D7)16
7、 可以展开为所以,十六进制数(D7)16 表示的十进制数的大小为 215。项目一 三人表决逻辑电路的实现1.1.2 数制间的转换数制间的转换数字电路中常使用的是二进制数,而我们熟悉的是十进制数。所以,在输入/输出接口上,经常需要进行数制之间的转换。1.二二十进制转换十进制转换把二进制数转换为等值的十进制数称为二十进制转换。转换时只需将二进制数按多项展开式展开,求出系数与位权之积,然后把各项乘积相加,即可得到等值的十进制数。项目一 三人表决逻辑电路的实现【例【例 11】把二进制数(101111)2 转换为十进制数。其他进制数转换为十进制数的方法与二十进制转换的方法类似,在此不再赘述。项目一 三人
8、表决逻辑电路的实现2.十十二进制转换二进制转换十二进制转换是指把十进制数转换为等值的二进制数。【例【例 12】把十进制数(21)10 转换为二进制数。分析:转换方法可采用“除 2 取余法”,即将十进制数的整数部分除以 2,得到商和余数,该余数即二进制数整数部分的最低位 K 0;将除以 2 所得的商再次除以 2,则所得余数为 K 1;依次类推,直到商等于 0 为止,最后得到的余数是转换后二进制数的最高位。依此,即可求得二进制整数的每一位。项目一 三人表决逻辑电路的实现该整数的除法算式如下:项目一 三人表决逻辑电路的实现3.二二八、十六进制转换八、十六进制转换二进制数转换为八进制数或十六进制数时,
9、其整数部分从低位向高位每三位或四位分为一组,最高一组位数不够时,用 0 补足,然后把每三位一组或四位一组的二进制数用相应的八进制或十六进制数表示。【例 14】将二进制数(11011100)2 分别转换为八进制数和十六进制数。将二进制数分别每三位、每四位分为一组,可得项目一 三人表决逻辑电路的实现4.八、十六八、十六二进制转换二进制转换八进制和十六进制转换时只需将八进制、十六进制数的每一位用等值的三位、四位二进制数替代就行了。【例【例 15】八进制数将(54)8 和十六进制数(A8)16 分别转换为二进制数。项目一 三人表决逻辑电路的实现1.1.3 编码编码用特定的数码来表示不同事物的过程称为编
10、码。日常生活中关于编码的实例很多,如电视机的遥控器,电脑、手机、计算器的输入设备键盘等,都是通过编码的原理将输入操作转换为电视、电脑、手机能够识别的二进制代码。图 12 是小型数字系统中常见的数字键盘,为了使控制系统能够识别数字键并执行相应的操作,键盘中每个键都对应相应的编码。假设采用四位二进制编码,那么“9”这个键对应的编码就可以是“1001”,同样可以对其余键赋予相应的编码。项目一 三人表决逻辑电路的实现图 12 小型数字系统中的数字键编码项目一 三人表决逻辑电路的实现1.二二十进制码十进制码(BCD 码码)二十进制码是指用四位二进制代码表示一位十进制数,简称 BCD 码。由于四位二进制数
11、共有 16 种组合,从中取出 10 种组合来表示一位十进制数,可以有很多种方案,即有多种不同的编码。表 11 列出了几种常见的 BCD 码。项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现各种编码的特点如下:(1)8421 码是 BCD 代码中最常用的一种。(2)5421 码、2421 码是另外两种有权码,只是权值和 8421 码不同。(3)余 3 码的编码规则和 8421 码、5421 码、2421 码不同。项目一 三人表决逻辑电路的实现2.格雷码格雷码格雷码是一种无权码,其特点是任意两个相邻码组之间只有一位码元不同。表 12 给出了四位格雷码的编码顺序。项目一 三人表决逻辑电路
12、的实现项目一 三人表决逻辑电路的实现任务任务 2 逻辑代数的基本定律与规则逻辑代数的基本定律与规则逻辑代数是英国数学家乔治布尔(GeorgeBoole)在 19 世纪中叶提出的,是用来描述客观事物之间逻辑关系的数学工具,故又称为布尔代数。后来香农(Shannon)将布尔代数用到开关矩阵电路中,因而又称为开关代数。现在,逻辑代数被广泛用于数字逻辑电路和计算机电路的分析与设计中,成为数字逻辑电路的理论基础,是数字电路分析和设计的数学工具。项目一 三人表决逻辑电路的实现1.2.1 逻辑变量与逻辑函数逻辑变量与逻辑函数1.逻辑变量逻辑变量和初等代数中变量用字母表示一样,逻辑代数中的变量也用字母 A、B
13、、C 等表示,这种变量称为逻辑变量。逻辑变量虽然也用字母表示,但其表示的含义以及取值都发生了变化。逻辑变量中只有“1”和“0”两种可能的取值。这里“1”和“0”已不再表示数值的大小,而是代表完全对立的两种状态。项目一 三人表决逻辑电路的实现2.逻辑函数逻辑函数逻辑变量按照一定的逻辑运算规则构成的运算关系称为逻辑函数,用 F=f(A,B,C)表示。式中,A、B、C 称为输入逻辑变量(简称输入变量),F 称为逻辑函数。实际上,逻辑函数 F 的取值也只有“0”和“1”两种取值,所以 F 也是一个逻辑变量。同样在三人表决逻辑中,可以用 F 表示最终表决结果,F 取值为“1”表示通过,F 取值为“0”表
14、示被否决。项目一 三人表决逻辑电路的实现3.逻辑函数的描述逻辑函数的描述同一逻辑函数可以有多种描述方法,如逻辑表达式、真值表、卡诺图、逻辑图、波形图等。(1)逻辑表达式。用逻辑代数的基本运算表示逻辑变量之间关系的代数式,称为逻辑表达式。逻辑表达式的形式很多,基本的逻辑表达式有两种:与或式和或与式。(2)真值表。逻辑函数的真值表是一张用来描述输入变量、输出函数对应取值关系的表格。在真值表中,输入变量的各种取值组合和函数取值一一对应。项目一 三人表决逻辑电路的实现(3)卡诺图。卡诺图是图形化的真值表,如果把各种输入变量取值组合下的输出函数值填入一种特殊的方格图中,即可得到逻辑函数的卡诺图。(4)逻
15、辑图。用代表逻辑关系的逻辑符号所构成的逻辑函数关系图形叫做逻辑电路图,简称逻辑图。(5)波形图。根据输入变量的波形画出与之相对应的输出函数波形,即得到逻辑函数的工作波形图。项目一 三人表决逻辑电路的实现1.2.2 基本逻辑运算基本逻辑运算逻辑代数中的基本逻辑关系有三种,即与逻辑、或逻辑和非逻辑。与之相对,逻辑代数中就有三种基本的逻辑运算:与运算、或运算和非运算。项目一 三人表决逻辑电路的实现1.与逻辑与逻辑为了便于理解与逻辑的含义,下面介绍一个简单的开关电路。图 13 中,只要 A、B 两个开关中有一个是断开的,指示灯 F 都不会发亮,而只有当 A、B 两个开关同时闭合时,指示灯 F 才会发亮
16、。也就是说,指示灯能否发亮取决于开关 A、B 的状态。如果把灯亮作为结果,决定灯亮时开关 A、B 的状态作为条件,则称这种条件与结果之间的关系为与逻辑关系,简称与逻辑,也叫做逻辑乘。项目一 三人表决逻辑电路的实现图 13与逻辑开关电路项目一 三人表决逻辑电路的实现在逻辑代数中,把与逻辑关系看做变量 A、B 之间的一种基本逻辑运算,简称与运算。描述与逻辑关系的表达式称为逻辑表达式。与逻辑表达式为其中,“”、“”均表示与逻辑的运算符,读做“与”或“逻辑乘”。项目一 三人表决逻辑电路的实现若以 A、B 表示开关的状态,并用 1 表示开关闭合,用 0 表示开关断开,以 F 表示指示灯的状态,并用 1
17、表示灯亮,用 0 表示灯灭,则可列出用 0、1 表示的与逻辑关系的图表,如表 13 所示。这种图表叫做逻辑真值表,简称真值表。可见,所谓的真值表是指把逻辑变量的所有可能组合及其对应的结果列成表格的形式。由真值表可知,与运算的运算规则是:输入全 1,输出才为 1。项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现2.或逻辑或逻辑或逻辑可以用图 14 所示开关电路来帮助理解。图 14 中,A、B 两个开关只要其中一个或一个以上是闭合的,指示灯 F 就会亮。这种条件与结果之间的关系叫做或逻辑关系,简称或逻辑,也叫做逻辑加。或逻辑的表达式为F=A+B其中,“+”为或逻辑的运算符,读做“或”或
18、“逻辑加”。项目一 三人表决逻辑电路的实现图 14 或逻辑开关电路项目一 三人表决逻辑电路的实现和与逻辑的描述一样,以 A、B 表示开关的状态,并用 1 表示开关闭合,用 0 表示开关断开,以 F 表示指示灯的状态,并用 1 表示灯亮,用 0 表示灯灭,则可列出或逻辑关系的真值表,如表 14 所示。由或逻辑的真值表可以得到或运算的运算规则是:输入有 1,输出就为 1。项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现3.非逻辑非逻辑图 15 中开关 A 闭合时,指示灯不亮;开关 A 断开时,指示灯反而亮。这种条件与结果之间的关系叫做非逻辑关系,简称非逻辑,也叫做逻辑求反。非逻辑的真值
19、表如表 15 所示。非逻辑的运算关系表达式为其中,变量 A 上的短横线代表逻辑非,读作“A 非”或“非 A”。非运算的运算规则是:输出与输入相反。项目一 三人表决逻辑电路的实现图 15 非逻辑开关电路项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现4.复合逻辑关系复合逻辑关系与、或、非是逻辑代数中最基本的逻辑运算,而复杂的逻辑问题往往需要用与、或、非的复合逻辑运算来实现。常见的复合逻辑运算有与非、或非、与或非、异或和同或等。表 16 给出了这些关系的真值表。项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现1)与非逻辑把与逻辑运算和非逻辑运算相结合可实现与非逻辑。其逻辑关
20、系式为其运算顺序为:先进行与运算,然后进行非运算。由真值表 16 可知,只有 A、B 全部为 1 时,输出才为 0。因此,与非运算规则为:输入全为1,输出才为 0。项目一 三人表决逻辑电路的实现2)或非逻辑把或逻辑运算和非逻辑运算相结合可实现或非逻辑。其逻辑关系式为其运算顺序为:先进行或运算,然后进行非运算。由真值表 16 可知,只要 A、B 中有 1,则输出为 0。因此,或非运算规则为:输入有 1,输出就为 0。项目一 三人表决逻辑电路的实现3)与或非逻辑与或非逻辑关系式为其运算顺序为:先进行与运算,然后进行或运算,最后进行非运算。只有 A、B 全为 1 或 C、D 全为 1 时,输出为 0
21、,否则为 1。请读者自己列出其真值表。项目一 三人表决逻辑电路的实现4)异或逻辑图 16 中,如果开关 A 接在位置“1”、开关 B 接在位置“0”,或者开关 A 接在位置“0”、开关B 接在位置“1”,则指示灯 F 亮;反之,开关 A 接在位置“1”、开关 B 接在位置“1”和开关 A 接在位置“0”、开关 B 接在位置“0”时指示灯灭。这种结果与条件之间的关系叫做异或逻辑关系,即异或逻辑运算。它表示只有两个输入逻辑变量参与运算的关系,当两个输入不同时,输出为 1;而当两个输入相同时,输出为 0。其逻辑关系式为项目一 三人表决逻辑电路的实现图 16异或逻辑开关电路项目一 三人表决逻辑电路的实
22、现5)同或逻辑图 17 中,如果开关 A 接在位置“1”,开关 B 也接在位置“1”,或者开关 A、B 同时接在位置“0”,则指示灯 F 亮;反之,开关 A 接在位置“1”、开关 B 接在位置“0”,或者开关 A 接在位置“0”、开关 B 接在位置“1”时指示灯灭。这种结果与条件之间的关系叫做同或逻辑关系,即同或逻辑运算。它也表示只有两个输入逻辑变量参与运算的关系,当两个输入相同时,输出为 1;而当两个输入不同时,输出为 0。其逻辑关系式为项目一 三人表决逻辑电路的实现图 17同或逻辑开关电路项目一 三人表决逻辑电路的实现1.2.3 逻辑代数的基本定律逻辑代数的基本定律熟悉和掌握逻辑代数的基本
23、定律和规则,将为分析和设计数字电路提供许多方便。逻辑代数的基本定律有:项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现【例 16】证明:证证 列出等式两端真值表,如表 17 所示,可知在逻辑变量 A、B 的所有可能取值中,A+AB 与 A+B 的函数值均相等,所以等式成立。项目一 三人表决逻辑电路的实现值得注意的是,虽然逻辑代数的基本定律与初等代数有某些相同或相近的形式,但是它们毕竟是两种完全不同的运算(初等代数为数值运算,而逻辑代数是逻辑变量之间的运算)。因此,不应把一些初等代数的定理错误地用到逻辑代数中。例如在逻辑代数中,只有与、或、非运算,不存在减法运算,即不能把等式两边相同
24、的项消去。例如等式:经过证明是正确的,但是若消去两边相同的 AB 项,则等式不成立,即项目一 三人表决逻辑电路的实现1.2.4 逻辑代数的三个基本规则逻辑代数的三个基本规则逻辑代数除了执行上述基本定律外,还应遵循以下三条基本规则。1.代入规则代入规则在任何逻辑代数的等式中,如果在等式两边所有出现某一变量的位置都代以一个逻辑函数,则等式仍然成立。项目一 三人表决逻辑电路的实现2.对偶规则对任何一个逻辑函数 F,如果将 F 中所有的“”换成“+”,“+”换成“”,“1”换成“0”,“0”换成“1”,而变量保持不变,那么就可得到一个新的函数,该函数称为 F 的对偶函数,用 F 表示。项目一 三人表决
25、逻辑电路的实现【例【例 17】已知求该函数的对偶函数。解解 利用对偶规则,可得函数 F 的对偶函数为如果两个逻辑表达式相等,即 F=G,那么它们的对偶式也相等,即 F=G。同时,对一个函数求两次对偶仍等于原函数,即(F)=F。因此,在证明逻辑等式时,若直接证明不太容易,不妨试一试证明其对偶函数相等。项目一 三人表决逻辑电路的实现3.反演规则反演规则将逻辑函数 F 中的“”、“+”互换,“0”、“1”互换,原变量变反变量,反变量变原变量,即可得到一个新的函数,这个函数称为函数 F 的反演式(或叫做反函数),用 F 表示。利用反演规则可以方便地求出一个逻辑函数的反函数。在运用反演规则、对偶规则时需
26、要注意逻辑运算的优先顺序,即先变换与运算,然后再变换或运算。项目一 三人表决逻辑电路的实现1.2.5 逻辑函数的公式化简法逻辑函数的公式化简法在数字电路中,同一逻辑函数表达式可以有多种不同的表示形式;即使同一种函数形式,有时也有多种不同的表示,如:项目一 三人表决逻辑电路的实现求最简表达式的过程就是逻辑函数化简的过程。在各种逻辑函数表达式中,最常用的是与或表达式。利用它可以很容易推导出其他形式的表达式,所以在此重点讨论与或式的化简。那么,什么样的逻辑函数的与或式是最简与或式呢,我们可以从以下两个方面进行判断:(1)与或式中乘积项(与项)的个数是否最少;(2)与或式中每个乘积项包含的变量个数是否
27、最少。项目一 三人表决逻辑电路的实现如果化简后的逻辑函数的与或式符合上面两个最少,则该函数即为最简与或式。公式化简法就是用逻辑代数的公式、定律与规则等对逻辑函数进行化简的方法,化简的过程就是不断用等式变换的方法消去函数式中多余的乘积项和因子,使函数式变得最简单。其常用的方法有并项法、吸收法、利用冗余项定理化简等。项目一 三人表决逻辑电路的实现1.并项法项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现3.利用冗余项定理 化简在冗余项定理中,等式左边的项 BC 去掉或保留时等式均成立,这样的项叫冗余项。冗余项是逻辑函数化简中非常有用的项。它的构成原则是:在一个与或表达式中,一个与项包含
28、了一个变量的原变量(AB 中含变量 A),而另一个与项包含了这个变量的反变量(AC 中含反变量 A),则这两项其余因子的乘积构成了新的一项(BC),称为添加项或称冗余项。冗余项的引入或者消去对逻辑函数不产生影响,而在某些情况下反复引用冗余项可使函数式简化。项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现任务任务 3 逻辑函数的卡诺图化简逻辑函数的卡诺图化简公式法化简逻辑函数,除了要能熟练运用公式外,更多的则是依赖于经验,所以并不直观,而且对于比较复杂的函数,公式法化简往往有一定的难度。而图形法化简不需要记忆大量的公式,只要掌握了方法,就可以化简逻辑函数
29、。在学习图形法化简之前,我们需要学习以下一些知识。项目一 三人表决逻辑电路的实现1.3.1 逻辑函数的最小项表达式逻辑函数的最小项表达式1.最小项最小项最小项是这样一些“与”项(通常称为乘积项):它包含了所有的输入变量;每个变量以原变量或反变量的形式出现一次,且仅出现一次。这样的乘积项称为最小项,用 m 表示。以三变量 A、B、C 为例,这八个乘积项符合最小项的特点,构成三变量 A、B、C 的所有最小项。三个变量有 8 个最小项,n 个变量有 2n个最小项。三变量最小项真值表如表 18 所示。项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现2.最小项的性质最小项的性质从表 18 中
30、可看出最小项具有下列性质:(1)对于任一最小项,只有一组变量取值使其值为 1,其他变量取值下,其值均为 0。(2)任意两个最小项的乘积恒为 0。(3)所有最小项之和恒为 1。3.最小项表达式最小项表达式与或表达式中每个与项都是最小项的形式,我们将这样的与或表达式称为标准与或表达式,也称为最小项表达式。那么,如何把一个一般的逻辑表达式化成标准与或表达式呢?项目一 三人表决逻辑电路的实现【例【例 112】写出 F=AB+BC+AC 的标准与或表达式。解解 该函数表达式有三个变量,故标准与或式中的每个乘积项都应该含有三个变量。我们利用逻辑代数的基本定理对函数进行如下变换:项目一 三人表决逻辑电路的实
31、现如果已知逻辑函数的真值表,如何由真值表写出标准与或表达式呢?依据最小项的性质,具体方法是:(1)找出使逻辑函数 F 为 1 的变量取值组合;(2)写出使 F 为 1 的变量取值组合所对应的最小项;(3)将这些最小项相或,即得到标准与或表达式。项目一 三人表决逻辑电路的实现【例【例 113】依据三人表决电路的功能,按照少数服从多数的原则(假设不允许弃权),(1)列出三人表决逻辑的真值表;(2)写出其标准与或表达式。解解 依据题意,假设参加表决的三人分别用变量 A、B、C 表示,变量取值为“1”时表示同意,取值为“0”时表示不同意;表决结果用变量 F 表示,变量取值为“1”时表示通过,取值为“0
32、”时表示被否决。项目一 三人表决逻辑电路的实现(1)按照少数服从多数的原则,可以列出三人表决逻辑电路的逻辑关系,即三人表决逻辑函数真值表,如表 19 所示。项目一 三人表决逻辑电路的实现(2)根据列写最小项的方法,可写出其最小项表达式,即标准与或式:或写成项目一 三人表决逻辑电路的实现1.3.2 逻辑函数的卡诺图表示法逻辑函数的卡诺图表示法图形化简法是借助卡诺图求最简表达式的方法。图形化简的优点是比较直观,可从卡诺图中直接求出最简与或式和最简或与式,且化简技巧比公式化简法更易掌握。其缺点是函数的变量不能太多,四变量及四变量以下较为方便。四变量以上的函数用卡诺图化简就比较困难。1.卡诺图卡诺图卡
33、诺图是美国工程师卡诺首先提出的,它是一种用来描述逻辑函数的特殊方格图。在这个方格图中,每一个小方格代表变量的一个最小项,由于 n 个变量有 2n 个最小项,所以,n 变量的卡诺图一定包含 2n 个小方格。项目一 三人表决逻辑电路的实现1)二变量卡诺图的构成二变量 A 和 B 有 4 个最小项,即在图 18(a)中用 4 个小方格分别表示这 4 个最小项,方格图的行和列分别表示变量 A、B 的取值,变量 A、B 分别可以取 0 和 1。由 A=0 的行和 B=0 的列共同决定的小方格即最小项 m 0,由 A=0 的行和 B=1 的列共同决定的小方格即最小项 m 1,同理可以确定其他最小项的位置。
34、为此,我们把最小项的编号标注在最小项对应的小方格中,即最小项 m 0 的位置标注 0。项目一 三人表决逻辑电路的实现图 18 二、三、四变量的卡诺图项目一 三人表决逻辑电路的实现2)三变量卡诺图的构成三变量 A、B、C 共有 8 个最小项,故其卡诺图中有 8 个小方格,如图 1 8(b)所示。卡诺图的行表示变量 A,列表示变量 B、C 的组合。需要注意的是,变量 B、C 的取值顺序是按 00、01、11、10 顺序排列的。这样排列的目的是保证卡诺图中几何位置上相邻的最小项在逻辑上也是相邻的(我们称之为相邻项)。相邻项是指只有一个变量不同的最小项。如图 18(b)中,m 1 与 m 3 从几何位
35、置看是相邻的,且 m 1 与 m 3 只有变量 B 不同,属于逻辑相邻项。相邻项是卡诺图化简函数中一个很重要的概念。用类似的方法可分别画出四变量卡诺图,如图 1 8(c)所示。项目一 三人表决逻辑电路的实现2.卡诺图的特点卡诺图的特点了解卡诺图的特点,有利于我们利用卡诺图化简函数。卡诺图具有以下特点:(1)卡诺图中的小方格数等于最小项总数,若变量数为 n,则小方格数为 2n 个。(2)卡诺图行列两侧标注的 0 和 1,是表示使对应方格内最小项为 1 的变量取值。(3)卡诺图是一个上下、左右闭合的图形,即不但几何位置上相邻的方格在逻辑上是相邻的,而且上下、左右相对应的方格在逻辑上也是相邻的,如图
36、 18(c)中 m 0 与 m 2,m 8 与 m 10 都属于相邻项。项目一 三人表决逻辑电路的实现3.用卡诺图表示逻辑函数用卡诺图表示逻辑函数(1)已知逻辑函数的真值表,填写卡诺图。【例【例 114】将三人表决逻辑函数真值表填入卡诺图。解解 由真值表 1 10 可知,当变量 A、B、C 取 011、101、110、111 时,逻辑函数 F 的值为 1,而变量 A、B、C 取其他值时,逻辑函数 F 的值为 0。填函数 F 的卡诺图时,只需在最小项 m 3、m 5、m 6、m 7 的小方格中填入 1,其余小方格填入 0 即可。也就是说,只要将真值表中每组变量取值所对应的函数值填入相应的最小项方
37、格中即可得到函数 F 的卡诺图。函数 F 的卡诺图如图 19 所示。项目一 三人表决逻辑电路的实现(2)已知逻辑函数表达式,填写卡诺图。如果已知的逻辑函数不是标准与或式,可先把函数化成最小项之和的形式,然后在逻辑函数所包含的最小项的位置上填入 1,在其余位置上填入 0 即可。项目一 三人表决逻辑电路的实现图 19项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现由函数 F 的逻辑表达式可知,逻辑函数包含四个最小项 m 3、m 5、m 6、m 7。首先画出三变量 A、B、C 的卡诺图,在变量 A、B、C 的最小项 3、5、6、7 的位置上填 1,其余位置填 0,便可得到如图 19 所示
38、的函数 F 的卡诺图。通常,为了使卡诺图看起来更简洁,卡诺图中的 0 可以不填,如图 110所示。项目一 三人表决逻辑电路的实现解法二解法二 直接根据逻辑函数表达式填卡诺图。因为 F=AB+BC+AC,所以当 AB=11 或 BC=11,或 AC=11 时,函数 F 均等于 1。因此,在卡诺图中找到 AB=11,BC=11,AC=11 对应的小方格,分别在各个对应小方格中填入 1,即可得到逻辑函数 F 的卡诺图,如图 110 所示。项目一 三人表决逻辑电路的实现图 110函数 F 的卡诺图项目一 三人表决逻辑电路的实现1.3.3 逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法1.化简的依据化简的
39、依据卡诺图化简逻辑函数的依据是合并相邻项。相邻项的特点保证了逻辑相邻的两方格所代表的最小项只有一个变量不同。因此,当相邻方格为 1 时,对应的最小项就可以合并,合并所得的那个与项可以消去其变化的变量,只保留不变的变量。这就是图形化简法的依据。项目一 三人表决逻辑电路的实现(1)卡诺图中两个相邻“1”格的最小项逻辑加,可以合并成一个与项,并消去一个变量。消去的变量为在这两个相邻的“1”格中取值发生变化的变量。项目一 三人表决逻辑电路的实现图 111 两个相邻的“1”格合并消去一个变量项目一 三人表决逻辑电路的实现(2)卡诺图中 4 个相邻的“1”格排列成一个矩形组,则这 4 个相邻项可以合并成一
40、个与项,并消去两个变量。消去的两个变量是在这 4 个相邻的“1”格中取值发生变化的变量。如图 112(a)中,m 1、m 3、m 5、m 7 为 4 个相邻的“1”格,可把它们圈在一起合并为一项:项目一 三人表决逻辑电路的实现在这 4 个相邻的最小项中,变量 AB 取值为 00、01,B 的取值发生了变化;变量 CD 取值为01、11,C 的取值发生了变化;这 4 个相邻项合并后,取值发生变化的变量 B、C 消去了,所以这 4个相邻项合并后的结果为 AD。4 个相邻的“1”格合并消去两个变量的其他情况见图 112。项目一 三人表决逻辑电路的实现图 1124 个相邻的“1”格合并消去两个变量项目
41、一 三人表决逻辑电路的实现(3)卡诺图中 8 个相邻的“1”格排列成一个矩形组,则这 8 个相邻项可以合并成一个与项,并消去 3 个变量。消去的 3 个变量是在这 8 个相邻的“1”格中取值发生变化的变量。图 113 所示 8 个相邻的“1”格合并消去 3 个变量的例子,请读者自行分析。至此,可以归纳出合并最小项的一般规则:如果有 2n 个取值为“1”的最小项相邻且排列成一个矩形组,则它们可以合并为一项,并消去 n 个变量,消去的变量是在这 2n 个最小项中取值发生变化的变量。项目一 三人表决逻辑电路的实现图 113 8 个相邻的“1”格合并消去 3 个变量项目一 三人表决逻辑电路的实现2.用
42、图形化简法求最简与或表达式用图形化简法求最简与或表达式用卡诺图求最简与或表达式的步骤是:(1)画出变量卡诺图,并用卡诺图表示函数;(2)圈卡诺图,合并相邻项;(3)将每个圈对应的乘积项相加,得到最简与或表达式。项目一 三人表决逻辑电路的实现【例【例 116】用图形法化简三人表决逻辑函数。解解 依据例 114 得到的卡诺图,化简得到F=AB+AC+BC其卡诺图如图 114 所示。项目一 三人表决逻辑电路的实现【例【例 117】用图形化简法求 F(A,B,C,D)=m(1,2,4,9,10,11,13,15)的最简与或表达式。解解(1)将函数 F 填入卡诺图,如图 115 所示。项目一 三人表决逻
43、辑电路的实现图 115 例 1 17 卡诺图项目一 三人表决逻辑电路的实现(3)将每个圈对应的乘积项相加,即得到最简与或表达式:该函数即化简以后的与或逻辑表达式。图 115 中,圈卡诺图时 m 9 被圈了两次,这在逻辑代数中是允许的,因为 A+A=A。项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现图 116 例 1 18 卡诺图项目一 三人表决逻辑电路的实现在用卡诺图化简逻辑函数的过程中,圈卡诺图这一步很关键。为了得到正确的最简与或式,圈卡诺图时应注意以下几个问题:(1)“1”格一个也不能漏圈,否则最后得到的表达式就会与所给函数不等。(2)“1”格允许被一个以上的圈所包围,因为
44、A+A=A。(3)圈的个数应尽可能少,即在“1”格一个也不漏圈的前提下,圈的个数越少越好。这是因为一个圈与一个与项相对应,圈数越少,与或表达式的与项就越少。项目一 三人表决逻辑电路的实现(4)圈的面积尽可能大,但必须为 2n 个方格。这是因为圈越大,消去的变量就越多,与项中的变量个数就越少。(5)每个圈中至少应包含一个未被别的圈圈过的“1”格,否则这个圈是多余的。项目一 三人表决逻辑电路的实现3.用图形化简法求最简或与表达式用图形化简法求最简或与表达式由逻辑函数的基本特性可知,在函数 F 的卡诺图中为“1”的项,在反函数 F 的卡诺图中一定为“0”;而在函数 F 的卡诺图中为“0”的项,在反函
45、数 F 的卡诺图中一定为“1”。在卡诺图中圈“1”可以得到与或式。要想得到函数的最简或与式,可以采用下面的步骤:(1)画出函数 F 的卡诺图;(2)在函数 F 的卡诺图中圈“0”,相当于在反函数 F 的卡诺图中圈“1”,按照合并相邻项的原则,写出反函数的最简与或表达式;(3)利用反演规则,求反函数的反函数,即可得到函数的最简或与式。项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现图 117 例 1 19 卡诺图项目一 三人表决逻辑电路的实现1.3.4 包含任意项的逻辑函数的化简包含任意项的逻辑函数的化简在实际的逻辑设计中,常常会遇到这样的情况:在真值表中,某些最小项的取值是不允许的
46、、不可能出现的或不确定的。我们把这些最小项称为任意最小项(简称任意项),任意项的值用 或X 表示。例如,8421BCD 码中,10101111 这六种组合是不会出现的,这六组取值对应的最小项在8421BCD 码中即为任意项。项目一 三人表决逻辑电路的实现既然任意项是不会出现的一种输入组合,或者说,即使出现,人们对其函数值是不关心的,那么任意项的取值可以视为“0”,也可以视为“1”。对于含有任意项的逻辑函数,合理地利用任意项,往往能使逻辑函数的表达式进一步简化。项目一 三人表决逻辑电路的实现项目一 三人表决逻辑电路的实现图 118 例 1 20 卡诺图项目一 三人表决逻辑电路的实现任务任务 4
47、常常 用用 逻逻 辑辑 门门逻辑门电路是指能够实现基本逻辑运算和复合逻辑运算的电路。逻辑门是构成数字系统最基本的单元电路。基本的逻辑门有与门、或门和非门三种,如果把它们组合起来,还可以构成功能更为复杂的逻辑门。其中,常用的有与非门、或非门、与或非门、异或门等。以门电路为基础就可以设计出在后续内容中将要学到的组合逻辑电路和时序逻辑电路,乃至大规模和超大规模集成电路。项目一 三人表决逻辑电路的实现逻辑门电路可以用分离元件构成,也可以用三极管、场效应管构成。本任务中主要介绍常用逻辑门的功能,集成 TTL 电路的工作原理、逻辑功能和外部特性以及 MOS 门电路。在逻辑电路中,数字信号是用高、低电位来表
48、示的,并且将该高、低电位称做逻辑电平,在正逻辑描述中,用“1”和“0”分别表示高、低电位。实际的数字电路中,逻辑电平表示一个电压范围,如图 119 所示,范围的大小依各电路构成不同而有所差异。当电压在 V H(min)与 V H(max)之间时,属于高电平;当电压在 V L(min)与 V L(max)之间时,属于低电平。项目一 三人表决逻辑电路的实现图 119 逻辑电平项目一 三人表决逻辑电路的实现数字电路中的信号还经常以波形的形式出现,图 120 为理想脉冲波形。当信号由低电平变成高电平时,称为脉冲波形的上升沿;当信号由高电平变为低电平时,则称为脉冲波形的下降沿。项目一 三人表决逻辑电路的
49、实现图 120 理想脉冲波形项目一 三人表决逻辑电路的实现1.4.1 基本逻辑门基本逻辑门1.与门与门能够实现与逻辑关系的电路称为与门电路。与门含有两个或更多的输入,但只有一个输出。通常,输入画在与门的一边,输出画在与门的另一边。两输入与门的逻辑符号如图 121 所示。其中,A、B 为输入,F 为输出,且 F=A B。项目一 三人表决逻辑电路的实现图 121 与门逻辑符号项目一 三人表决逻辑电路的实现当给与门的输入端加上各种不同的输入电平时,其输出是不同的,如图 122 所示。由于与门实现的是与逻辑关系,所以具有和与逻辑关系一样的特点,即 A、B 输入全 1 时输出为 1,否则为 0。若与门的
50、输入端为 3 个,则其逻辑符号如图 123 所示,其输入为 A、B、C,输出为 F,且 F=A B C。项目一 三人表决逻辑电路的实现图 122与门的输入与输出项目一 三人表决逻辑电路的实现图 123 三输入与门 项目一 三人表决逻辑电路的实现在大多数的实际电路中,加到与门输入端的并不是固定的电压信号,而是按一定频率变化的电平。若在与门输入端加上信号 A、B,则根据与门的输入输出关系,当 tt1 时,A、B 为 0,则输出为 0;t1 tt 2 时,A、B 为 1、0,则输出为 0。依次分析,得到其输出波形,如图 124 所示。项目一 三人表决逻辑电路的实现图 124与门的输入、输出波形图项目
