1、 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-261p1.1 1.1 晶体管与集成电路的发展晶体管与集成电路的发展p1.2 1.2 摩尔定律摩尔定律(Mores law)(Mores law)p1.3 EDA1.3 EDA技术的发展技术的发展p1.4 IC1.4 IC产业的分工产业的分工p1.5 VLSI1.5 VLSI设计方法学设计方法学p1.6 1.6 深亚微米技术的挑战深亚微米技术的挑战 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-262
2、p1.1.1 1.1.1 半导体集成电路的出现与发展半导体集成电路的出现与发展p1.1.2 1.1.2 集成电路基本概念集成电路基本概念p1.1.3 1.1.3 集成电路发展的特点集成电路发展的特点 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-263p 19471948年：贝尔实验室公布了世界上第一只晶体三极管（点接触）“20世纪最伟大发明”，标志电子管向晶体管过渡，从此电路进入晶体管时代。1947年贝尔（Bell）实验室的肖克莱、沃尔特布拉登和约翰巴尔用几条金属箔片、一块半导体材料和一个纸架构成的一个模型：具有传导传
3、导、放大和开关电流放大和开关电流的作用。称之为“点接晶体管放大器”。（1956年美国贝尔实验室三人获诺贝尔奖）图1 1 “点接晶体管放大器”第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-264p 1948年，威廉肖克莱（William Shockley)“晶体管之父”，提出结型晶体管的想法；p 1951年，威廉肖克莱领导的研究小组成功研制出第一个可靠的单晶锗NPN结型晶体管；（温度特性差、提纯度差、表面防护能力差(稳定性差）u1952年，英国皇家雷达研究所的达默第一次提出“集成电路”的设想；n 1958年美国德克萨斯仪器
4、公司基尔比为首的小组研制出世界上第一块集成电路了双极性晶体管（由12个器件组成的相移振荡和触发器集成电路），并于1959年公布这就是世界上最早的集成电路，是现代集成电路的雏形或先驱；（基尔比于2000年获得诺贝尔物理学奖）n 1960年成功制造出MOS管集成电路；n 1965年戈登摩尔发表预测未来集成电路发展趋势的文章，就是“摩尔定律”的前身；n 1968年Intel公司诞生。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-265p 集成电路的发展除了物理原理外还得益于许多新工艺的发明：50年美国人奥尔和肖克莱发明的离子注
5、入工艺；56年美国人富勒发明的扩散工艺；60年卢尔和克里斯坦森发明的外延生长工艺；60年kang和Atalla研制出第一个硅MOS管；70年斯皮勒和卡斯特兰尼发明的光刻工艺，使晶体管从点接触结构向平面结构过渡并给集成电路工艺提供了基本的技术支持。因此，从70年代开始，第一代集成电路才开始发展并迅速成熟。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-266集成电路规模的发展：集成电路规模的发展：p SSI:1958年制造出包含12个晶体管的小规模集成电路p MSI:1966年发展到集成度为1001000个晶体管的中规模集成
6、电路p LSI:1967-1973年，研制出1000个至10万个晶体管的大规模集成电路p VLSI:1977年研制出在30平方毫米的硅晶片上集成15万个晶体管的超大规模集成电路，这是电子技术的第四次重大突破，从此真正迈入了微电子时代；p ULSI(Ultra Large-Scale Integration)，1993年随着集成了1000万个晶体管的16M FLASH和256M DRAM的研制成功，进入了特大规模集成电路时代；p GSI（Giga Scale Integration）1994年由于集成1亿个元件的1G DRAM的研制成功，进入巨大规模集成电路时代。第1章 VLSI概述路漫漫其修远
7、兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-267p 形状:一般为正方形或矩形。p 面积:几平方毫米到几百平方毫米。面积增大引起功耗增大、封装困难、成品率下降，成本提高，可通过增大硅园片直径来弥补。p 集成度，规模:包含的晶体管数目或等效逻辑门的数量。(1个2输入的NAND=4个晶体管）p 特征尺寸：p 集成电路器件中最细线条的宽度，对MOS器件常指栅极所决定的沟导几何长度，是一条工艺线中能加工的最小尺寸。p 反映了集成电路版图图形的精细程度，特征尺寸的减少主要取决于光刻技术的改进（光刻最小特征尺寸与曝光所用波长）。p 硅园片直径：考虑到集成电路的流
8、片成品率和生产成本，每个硅园片上的管芯数保持在300个左右。（inch)第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-268p 封装(Package)：p把IC管芯放入管壳(金属、陶瓷和塑料）内密封，使管芯能长期可靠工作散热：保证在允许的温度下正常工作恶劣环境：化学介质、辐射、振动注：1.封装与互连不会增强信号，而只会减弱信号强度2.封装不会改进芯片的性能，只会限制系统性能p从扦孔形（THP）向表面按装形式（SMP）发展，到现在的MCM(multi chip Module）多芯片封装普及中。THP以电性能和热性能优良、可
9、靠性等特点而得到广泛应用SMP优点是节省空间、改进性能和降低成本，而且它还可以直接将管芯按装在印制版电路板的两面，使电路板的费用降低60%。目前最多端口已超过1千个MCM可以说是面向部件的或者说是面向系统或整机的。MCM技术集先进印刷电路板技术、先进混合集成电路技术、先进表面安装技术、半导体集成电路技术于一体，是典型的垂直集成技术.第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-269p DIP封装 70年代流行双列直插封装，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100个。p SMP封装 80年代出
10、现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(LeadlessCeramicChipCarrier)、塑料有引线芯片载体PLCC(PlasticLeadedChipCarrier)、小尺寸封装SOP(SmallOutlinePackage)、塑料四边引出扁平封装PQFP(PlasticQuadFlatPackage)。p PGA封装(Pin Grid Array Package)在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列安装时，将芯片插入专门的PGA插座。p BGA封装(BallGridArrayPackage)球栅阵列封装。90年代随着集成技术的进步、设
11、备的改进和深亚微米技术的使用，LSI、VLSI、ULSI相继出现，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O引脚数急剧增加，功耗也随之增大。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2610DIP：双列直插封装（60年代）FP(Flat Package):扁平封装PLCC：塑料有引线芯片载体封装LCC：有引线芯片载体封装BGA:球栅阵列封装（90年代初）QFP:四边引出扁平封装（80年代）CPGA(Ceramic Pin Grid Array):陶瓷基板PGA 第1章 VLSI概述路漫漫其修远兮路漫漫
12、其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2611制造工艺制造工艺p 双极型双极型BipolarBipolar工艺工艺：最早采用的工艺，多数使用TTLTTL （Transistor-Transistor LogicTransistor-Transistor Logic）或ECLECL（Emitter-Emitter-Coupled LogicCoupled Logic），耐压高、速度快，通常用于功率电子、汽车、电话电路与模拟电路；p CMOSCMOS工艺工艺：Complememtary MOSComplememtary MOS，铝栅晶体管被多晶硅栅所代体，
13、更易于实现n n沟MOSMOS和p p沟MOSMOS两种类型的晶体管，即同一集成电路硅片上实现互补MOSMOS工艺。生产工艺更简单，器件面积更小。它的晶体管密度大，功耗小。比双极型集成电路要偏宜，半导体产业的投资和集成电路市场的发展倾向于MOSMOS电路；p BiCMOSBiCMOS工艺工艺：双极型BipolarBipolar和CMOSCMOS两种工艺的结合。管芯中大部分采用CMOSCMOS，外围接口采用双极型BipolarBipolar，做到功耗低、密度大，电路输出驱动电流大。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-
14、9-2612p特征尺寸特征尺寸越来越小(2000K)p时钟速度时钟速度越来越高(500MHz)p电源电压单位功耗电源电压单位功耗越来越低(9层)pI/0I/0引脚引脚越来越多(1200)p功耗功耗越来越大 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2613表表1-1 1-1 集成电路特征参数的进展情况集成电路特征参数的进展情况 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2614图1-2 各阶段集成电路产品 第1章 VLSI概述路漫漫其修远兮
15、路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2615 1960年，美国Intel公司Gordon Moore预言集成电路的发展遵循指数规律(ITIT行业神话行业神话），人们称之为”摩尔定律”，其主要内容如下：（原内容：每（原内容：每1818个月，相同面积大小的芯片内，晶体管个月，相同面积大小的芯片内，晶体管数量会增加一倍）数量会增加一倍）(1)集成电路最小特征尺寸以每三年减小70%的速度 下降，集成度每一年翻一番；(2)价格每两年下降一半；(3)这种规律在30年内是正确的(从1965年开始)。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远
16、兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2616主要特征主要特征 SSI SSIMSIMSI（19661966）LSILSI（1971）VLSIVLSI（19801980）ULSIULSI（1990）GSLGSL元件数元件数/片片10 10 109 9特征线宽特征线宽mm5 510103 35 51 13 3 11201201001004040151510101515结深结深 mm1.220.51.20.20.50.10.2硅片直径硅片直径InchInch（mm)mm)2 22 23 3（50507575）4 45 5（100125）6 6(150)(150)8 81212
17、表表1-2 1-2 集成电路不同发展阶段的特征参数主要特征集成电路不同发展阶段的特征参数主要特征 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2617图1 3 集成电路集成度和特征尺寸的发展曲线 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2618图1 4 CPU的发展情况集成度：2x growth in 1.96 YearDie size:14%one YearMemory:4x growth every 3 YearsCLK:2x ever
18、y 2 year 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2619p Intel第一块CPU 4004,4位主理器,主频108kHz,运算速度0.06MIPs(Million Instructions Per Second,每秒百万条指令),集成晶体管2,300个,10微米制造工艺,最大寻址内存640 bytes,生产日期1971年11月.图1 5 Intel 4004处理器 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2620图1 6 I
19、ntel Pentium Pro处理器p 64位主理器,主频133/150/166/180/200MHZ,总线频率66MHZ,运算速度达到300440MIPs,集成晶体管5.5M个,1微米制造工艺,387针Socket8接口,最大寻址内存64GB,缓存16/256kB1MB,生产日期1995年11月.第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2621p Pentium 4(Willamette核心,423针),主频1.3G1.7G,FSB400MHZ,0.18微米制造工艺,Socket423接口,二级缓存256K,生
20、产日期2000年11月.p Pentium 4(478针),至今分为三种核心:Willamette核心(主频1.5G起,FSB400MHZ,0.18微米制造工艺),Northwood核心(主频1.6G3.0G,FSB533MHZ,0.13微米制造工艺,二级缓存512K,Prescott核心(主频2.8G起,FSB800MHZ,0.09微米制造工艺,1M二级缓存,13条全新指令集SSE3),生产日期2001年7月.图1 7 Intel Pentium4处理器 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2622p CPU
21、发展趋势p 多核心p 更小的布线宽度和更多的晶体管 p 更高的总线速度，更大的二级缓存cache（制造成本很高）图1 8 Intel Core Yonah 65nm核心处理器 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2623图1 9 AMD四核Barcelona 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2624p Barcelona是AMD第一款四核处理器 基于65nm工艺技术。和Intel Kentsfield四核不同的是，Barce
22、lona并不是将两个双核封装在一起，而是真正的单芯片四核心。p 其需要11层金属层，而K8只需要9层。在同工艺情况下Barcelona相比Intel处理器需要更多的金属层，这意味着量产的复杂程度也更高。p 拥有四个核心和2MB三级缓存，Barcelona的晶体管数量达到4.63亿个，相比Intel四核Kentsfield的5.82亿还是要少1.19亿。这1.19亿晶体管主要来自于缓存方面：每一个Barcelona核心拥有128KB L1缓存和512KB L2缓存，四个核心共享2MB L3缓存，那么芯片上总缓存容量为4.5MB。而Intel Kentsfield中每一个核心配备了64KB L1缓
23、存，两个核心共享4MB L2缓存，总缓存容量为8.25MB，比Barcelona高出80%，体现在晶体管数量上有25.6%的增加。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2625p1.3.1 EDA1.3.1 EDA的含义的含义p1.3.2 EDA1.3.2 EDA技术发展的三个阶段技术发展的三个阶段p1.3.3 EDA1.3.3 EDA技术的特点及发展方向技术的特点及发展方向p1.3.4 1.3.4 常用常用 EDAEDA工具工具 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将
24、上下而求索吾将上下而求索2023-9-2626ElectronicDesignAutomation：电子设计自化电子设计自化。它的发展是以计算机科学、微电子技术的发展为基础的，并融合了应用电子技术、智能技术以及计算机图形学、拓扑学、计算数学等众多学科的最新成果发展起来的。简单的说，EDA就是立足于计算机工作平台计算机工作平台而开发出来的一整套先进的设计电子系统的软件软件。熟练地掌握EDA技术，可以大大提高工作效率。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2627行为行为综合功能逻辑综合90年代高层次设计自动化逻辑布
25、局布线80年代计算机辅助工程版图图形生成掩模70年代计算机辅助设计图1 10 EDA技术的发展阶段CADCAEEDACADCAEEDASOC(基于平台和IP复用技术）第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2628CADCAD（Computer Aided DesignComputer Aided Design）阶段）阶段CADCAD阶段：阶段：是EDA技术发展的早期阶段。原因：计算机的功能比较有限(16位)，还没有普 及；电子设计软件功能比较弱。用途：对设计的电路的性能进行一些模拟和预测；完成PCB板的布局布线及
26、简单的版图绘制。CAECAE（Computer Aided EngineeringComputer Aided Engineering）阶段）阶段CAECAE阶段：阶段：集成电路规模扩大，电子系统设计逐步复杂使 得CAD工具逐步完善和发展，尤其是设计方法 学、设计工具集成化。特点：单点设计工具和单元库逐渐完善，开始有许多单 点工具集成在一起，工作效率大大提高。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2629EDAEDA（Electronic Design AutomationElectronic Design Au
27、tomation）阶段）阶段电子设计的要求电子设计的要求：工艺进入深亚微米；芯片规模达到上百万、上千万甚 至上亿个晶体管；芯片的工作速度达到Gbps(GHz/s)级。EDAEDA辅助设计层次辅助设计层次：系统级、门级和物理实现级。EDAEDA设计涉及的电子电路设计领域：设计涉及的电子电路设计领域：低频到高频；线性电路到非线性电路；模拟电路到数字电路；PCB板设计到FPGA开发。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2630系统级设计混合电路设计综合与仿真数字电路设计模拟电路设计PCB板设计图设计高速电路设计EDA
28、工具工具PLD开发图1 11 EDA技术的主要应用范畴 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-26311.EDA1.EDA技术特点：技术特点：(1)(1)高层次综合与优化高层次综合与优化目的：更好的支持自顶向下的设计方法。(2)(2)采用硬件描述语言进行设计采用硬件描述语言进行设计（VHDLVHDL，Verilog HDL)Verilog HDL)特点：语言的公开可利用性；设计与工艺的无关性；宽范围的描述能力；便于组织大规模系统设计；便于设计复用、保存和修改；更适合描述大规模数字系统，能够使设计者在比较抽象的层次
29、上对所设计的系统结构和逻辑功能进行描述。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2632(3)(3)开放性和标准化开放性和标准化 现代EDA工具普遍采用标准化和开放性框架结构，任何一个EDA系统只要建立符合标准化和开放性框架结构，就可以接纳其他厂商的EDA工具一起进行设计，实现EDA工具间组合和资源共享。(4)IP(4)IP模块的设计和可重复利用模块的设计和可重复利用2.EDA2.EDA技术发展方向：技术发展方向：(1)智能化更高、功能更强、高层次综合；(2)支持软、硬协同设计；(3)EDA技术将随着微电子技术、计
30、算机技术不断发展。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2633排名公司名1999200020012001/2000增长率2001年市场占有率1Cadence523.4634.9838.832.1%31.2%2Synopsys491.7415.4332.9-19.9%12.4%3Mentor Graphics327.8348.9329.8-5.5%12.3%4Avant!220.3222.3241.38.6%9.0%5Agilent50.966.280.020.9%3.0%全球EDA市场总计2,274.42,49
31、7.32,686.37.6%100%目前全球EDA软件由Cadence、Synopsys、Mentor三大厂商主导的局面，短时间内很难改变。其中，cadence强项为IC版图设计和PCB设计；Synopsys强项为逻辑综合；Mentor强项为PCB设计和深亚微米IC设计验证和测试。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2634EDAEDA工具分类工具分类EDA工具分类工具分类使用目的使用平台器件属性设计流程PCB设计IC设计PLD设计工作站（UNIX）PC（Windows/Linux)设计输入综合工具仿真工具版图
32、设计HDL输入电路图输入行为综合逻辑综合行为仿真逻辑仿真数/模混合仿真布局布线后仿真电路模拟数字电路设计模拟电路设计 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2635p 设计输入与仿真p Cadence:Virtuoso composer、Verilog_XL、NCVHDL、NCSimp Aldec：ActiveHDLp Mentor：Modelsimp Synopsys：VCS/VSSp 综合工具:HDL转化为门级网表p Synopsys：DC Expertp Cadence:BuilderGatesp Synp
33、licity：Synplify prop 布局布线工具p Cadence:PKS和SEPKSp Synopsys：Physical Compilerp 物理版图设计和验证工具p Cadence:Virtuoso Layout Editor p Synopsys:ComosSEp 模拟电路编辑与仿真工具p Synopsys:HSpicep Cadence:Spectre Simulator 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2636 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索
34、吾将上下而求索吾将上下而求索2023-9-2637 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2638VCSVCS是是是是SynopsysSynopsys 公司的公司的公司的公司的VerilogVerilogHDLHDL仿真软件，仿真软件，仿真软件，仿真软件，SciroccoScirocco是是是是VHDLVHDL软件软件软件软件VCS/VCS/SciroccoSciroccoActive HDLActive HDL是是是是AldecAldec的的的的VerilogVerilogHDL/VHDLHDL/VHDL仿真软
35、件，简单仿真软件，简单仿真软件，简单仿真软件，简单易用易用易用易用Active HDLActive HDL这些都是这些都是 Cadence 公司的公司的VHDL/Verilog 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2639 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2640 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2641p1.4.1 1.4.1 ICIC
36、产业的分工产业的分工p1.4.2 1.4.2 ICIC产品的分类产品的分类 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2642p(1)IC(1)IC设计设计(IC design)(IC design)（FablessFabless）:是IC产业的高端，IC产业65%的利润在这一环节实现，在地域上主要集中在发达国家，如美国。IC设计90%在美国，10%在其他发达地区，如法国和英国；p(2)IC(2)IC制造制造(IC foundry):(IC foundry):是IC产业的中端，IC产业25%利润在这一环节实现，在地域
37、上主要集中在发达国家和地区；p(3)IC(3)IC封装测试封装测试(IC packaging and testing):(IC packaging and testing):是IC产业的低端，IC产业只有10%的利润是在这一环节实现，在地域上主要集中在新兴市场国家（中国和印度等亚洲国家）；p(4)(4)辅助产业：辅助产业：包括晶圆生产、制造设备仪器及相关化学材料等。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2643图1 12 IC产业链示意图IC产业可分为设备业、设计业、加工业、和支撑业（包括硅晶圆、各种化学试剂、气
38、体、引线框等）。IC加工本身按其顺序可分为光掩膜业、制造业（包括IDM和Foundry）、封装业和器件测试业。IC 生产企业IC 用户IC 设计系统设计逻辑设计图形设计光罩/掩膜芯片制造晶膜沉淀光罩校准显影/刻蚀氧化/扩散离子注入化学气相淀积电极金属蒸镀晶片检查芯片封装划片/切片置放/焊线塑膜测试筛选材料化学试剂气体引线框硅 晶 圆拉 单 晶切片IC 制造流程ICIC 生产企业生产企业ICIC 用户用户IC IC 设计设计系统设计逻辑设计图形设计光罩/掩膜芯片制造芯片制造晶膜沉淀光罩校准显影/刻蚀氧化/扩散离子注入化学气相淀积电极金属蒸镀晶片检查芯片封装芯片封装划片/切片置放/焊线塑膜测试筛选
39、测试筛选材料化学试剂气体引线框硅 晶 圆拉 单 晶切片ICIC制造流程制造流程 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2644图1 13 IC产业分工Fabless设计公司设计公司Foundry制造公司制造公司Packaging&Testing公司公司Fabless 销售公司销售公司掩模版图半成品(裸片)成品Customer 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2645IC产品分为数字电路、模拟电路和数模混合电路。数字电路数字电路
40、主要包括：存储器、微处理器和逻辑电路；模拟电路模拟电路主要包括：标准模拟电路和特殊模拟电路。图1 14 IC产品分类集集成成电电路路数数字字电电路路模模拟拟电电路路存储器存储器微处理器微处理器逻辑逻辑IC特殊应用模拟特殊应用模拟 IC其它模拟其它模拟IC标准模拟标准模拟ICMPUMCUDSPDRAMSRAMMaskROMNon-Volatile其它EPROMEEPROMFlashASIC标准IC其它IC 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2646p 1.5.3 IP复用技术复用技术 第1章 VLSI概述路漫漫
41、其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2647系统级系统级芯片级芯片级寄存器级寄存器级门级门级电路级电路级版图级版图级设计层次描述域物理实现方法描述域PCBFPGACPLD V L S I行为结构设计设计Top-down实现实现Bottom-up全定制全定制半定制半定制准全定制准全定制 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2648Top-down：自顶向下设计，在EDA工具支持下逐渐成为IC主 要设计方法设计次序：行为设计、结构设计、逻辑设计、电路设计和版
42、 图设计从系统设计入手，在顶层进行功能方框图的划分和结构设计；在功能级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述；用综合工具将设计转化为具体门电路网表。注：在Top-down的设计过程中，需要有EDA工具的支持，如综合，设计必须经过：“设计验证修改设计再验证”的过程，不断反复，直到结果能够完全满足逻辑功能要求，并且在速度、功耗、价格和可靠性方面实现较为合理的平衡。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2649图1-15 Top-down设计次序 行为级：确定芯片功能、性能、面积、工艺和成本等 结构
43、级：将芯片分解为接口清晰、相互关系明确、尽可能简单的子系统，利用子系统构建较好的总体结构 逻辑级：考虑各功能模块的具体实现，尽可能采用规则结构实现模块，充分利用经过考验的逻辑单元或模块。需要进行逻辑仿真，确定逻辑设计正确 电路级：转为电路图，进行电路仿真，确定电路特性、功耗和延时等 版图级：根据电路图绘制用于工艺制造的电路版图。完成版图后进行参数提取和电路后仿真。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2650p综合综合 综合：指将一种设计转化为另一种设计形式。我们这里是指将HDL语言、原理图等设计输入翻译成由与、
44、或、非门，RAM，触发器等基本逻辑单元组成的逻辑连接，并根据目标及要求优化所生成的逻辑，最后得到网表文件供布局布线用。高层综合：（行为综合）是将系统的行为、各个组成部分的功能及输入输出，用HDL加以描述，然后进行行为综合，同时通过高层次硬件仿真进行验证。逻辑综合：将逻辑行为描述转换为使用门级单元的结构描述，同时要进行门级逻辑仿真和测试综合。物理综合：（版图综合）是将网表描述转换为版图。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2651Bottom-up:自顶向上设计，是传统的设计思路。该方法盛 行于上世纪七、八十年代
45、方法：一般是设计者选择标准集成电路，或者将各种基本单元，如各种门电路以及像加法器、计数器等模块做成基本单元库，调用这些基本单元，逐级向上组合，直到设计出满足自己需要的系统。这种设计方法如同一砖一瓦建造金字塔。（门级RTL级电路系统）缺点：只适于万门以内的设计、设计效率低、周期长、成本高、一次性成功率低。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2652IP（Intellectual Property）：指知识产权、著作权等。IC设计中的IP：指完成某种功能的设计模块。在集成电路设计过程中，通过继承、共享或购买所需的部
46、分或全部知识产权内核(IP Core)，进行设计、综合和验证，从而加速流片设计过程的设计方法。IP核的分类：硬核：以版图形式实现的设计模块，它基于一特定的工艺优化过的物理版图，而且用户不能改动，用户得到的硬核是产品的功能，而不是设计。功用：存储器、模拟器件和一些接口。软核：在寄存器级或门级对电路功能的不涉及工艺的HDL描述，表现为Verilog HDL或 VHDL代码，用户可根据需要修改文件。功用：算法、编译码和加密等模块。固核：介于硬、软核之间（一般工艺进行综合和布局的IP核），它允许用户重新定义关键参数,内部连线也可以重新优化。（EDIF网表形式）1.5.3 IP1.5.3 IP复用技术复
47、用技术 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2653p IP核的特点：软核:开发成本低，使用灵活，预测性较差，延时不一定能达到要求。但设计最能体现设计思想，适合二次开发；硬核:开发成本较高，可预测性强，可靠性强，很快能投入使用；固核:性能介于硬核和软核之间。IP复用：节省时间、缩短开发周期、避免重复劳动。SOC处理器核（MCU）DSP核RAM/ROMA/DD/AUSB接口I/O单元图1 16 SOC结构示意图 第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而
48、求索2023-9-2654系统组成系统组成：SOC系统由微处理器核（MCU core）、数字信号处理核（DSP core）、存储器核（RAM/ROM）、A/D核、D/A核以及USB接口等核构成。图1 17 FPGA中嵌入 IP核的SOPC(Altera StartixII）第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2655a)模型复杂问题（器件、时序、连线、版图效应）对EDA工具的要求越来越高器件模型：能精确地描述深亚微米工艺的物理特性和电学特性的短沟道器件模型，充分考虑工艺、电压和温度。（二次效应：电阻、电感、电流
49、泄露、电子迁移等）分布参数模型时序收敛：一般指前后端设计时序一致，也就是逻辑与物理的反复设计问题。这使得前端设计与后端设计联系更密切(0.8um(0.8um1 1次,0.5um0.5um5 5次,0.35um0.35um1010次)互连线延迟模型：互连延迟将超过门延迟，而且由于集成电路工作频率的提高，允许的时序容差变小电路元件延迟减小。互连线延迟增大(50(5070%,0.35um)70%,0.35um)，必须考虑互连线的分布电阻和分布电容，建立精确的互连线延迟模型。版图效应：当工艺尺寸到达250nm以下时，设计版图（design)、掩模版图（Mask）、晶圆图形（wafer）之间会有较大误差
50、，设计时应考虑这些效应并提前修改。第1章 VLSI概述路漫漫其修远兮路漫漫其修远兮路漫漫其修远兮 吾将上下而求索吾将上下而求索吾将上下而求索2023-9-2656b)低功耗和散热问题由于集成度和工作频率更高，使单位面积的功耗加大，功耗已成为制约集成度进一步提高的主要因素之一。SOC可包含一亿个晶体管，散热成为一个问题。不仅移动通讯、便携电脑，而且所有电子设备低功耗永远是一个努力的目标。c)信号完整性问题对布局和布线工具提出更高要求 信号完整性主要是指信号在信号线上传输的质量，当电路中信号能 以要求的时序、持续时间和电压幅度到达接收芯片管脚时，该电路 就有很好的信号完整性。当信号不能正常响应或者
