1、6.1 时序电路的分析时序电路的分析6.2 同步时序电路的设计同步时序电路的设计6.3 计数器计数器6.4 寄存器与移位寄存器寄存器与移位寄存器12024-11-1第六章第六章 时序逻辑电路时序逻辑电路学习要点学习要点：了解：掌握：时序逻辑电路的分析方法；同步时序逻辑电路设计方法；正确使用常用的中规模集成器件并设计组成实用逻辑电路时序逻辑电路的特点理解：同步时序逻辑电路和异步时序逻辑电路的电路结构区别与动作特点22024-11-16.1 时序电路的分析时序电路的分析 时序电路的分析步骤一般有如下几步：1.分析电路 同步时序电路&异步时序电路 米里型时序电路&莫尔型时序电路 2.写出方程 激励函
2、数（驱动方程）次态方程（状态方程）输出函数3.列出状态真值表 4.作出状态转换图 5.功能描述（波形图）32024-11-1例例 1 时序电路如图 所示，分析其功能。1JC1Q11KQ2CP“1”Q11JC11K1JC11KQ3Q3C“1”Q2解：解：1.分析电路 同步时序电路，下降沿触发2.写出方程 激励方程 次态方程 输出方程为 一、同步时序电路分析举例一、同步时序电路分析举例 42024-11-1状态真值表状态真值表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 1 00 1 0 00 1 1 01 0 0 00 0 0 10 1 0 10 1
3、0 10 0 0 13.列出状态真值表 4.画出状态迁移图100011000001010110111101/0/0/0/0/0/0/0/152024-11-1五进制递增计数器，五进制递增计数器，具有自校正能力（自启动能力）具有自校正能力（自启动能力）100011000001010110111101/0/0/0/0/0/0/0/15.功能描述6.波形图CPQ1Q2Q300010001011000100062024-11-1例例2 时序电路如图所示，试分析其功能。1DQ1Q2CPQ2Q12D3DQ3Q3C1C1C1解：解：1.分析电路 同步时序电路，上升沿触发2.写出方程 激励方程 次态方程 72
4、024-11-13.列出状态真值表 4.画出状态迁移图状态真值表状态真值表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 00 0 01 0 10 0 11 1 00 1 01 1 10 1 100100001110011111010101082024-11-1六进制计数器，无自启动能力六进制计数器，无自启动能力5.功能描述6.波形图001000011100111110101010CPQ1Q2Q3六分频电路六分频电路cpoff6192024-11-11JC1Q1Q11K1JC1Q21K1Q2CPxz解：解：1.分析电路同步时序电路，下降沿触发。1020
5、24-11-12.写出方程 激励方程 1JC1Q1Q11K1JC1Q21K1Q2CPxz 次态方程 输出方程为 112024-11-13.列出状态真值表 状态真值表状态真值表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 01 1 00 0 11 1 10 1 00 1 01 0 11 0 1122024-11-14.画出状态迁移图状态真值表状态真值表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 01 1 00 0 11 1 10 1 00 1 01 0 11 0 1000111100/01/01/00/10
6、/01/10/11/1Q1Q2x/z132024-11-15.画出给定输入 x(10101100)序列的时序图000111100/01/01/00/10/01/10/11/1Q1Q2x/zCPxQ1Q2z时序波形图时序波形图142024-11-1二、异步时序电路分析举例二、异步时序电路分析举例 例例4 异步时序电路如图 所示，试分析其功能。1JQ11KQ2CP“1”Q11J1K1J1KQ3Q3“1”Q2“1”解：解：1.分析电路CP1=CP3=CP，CP2=Q1，电路为异步时序电路。2.写出方程 激励方程 次态方程 152024-11-1状态真值表状态真值表 3.列出状态真值表 0 0 00
7、0 10 1 00 1 11 0 01 0 11 1 01 1 1CP Q10 100 010 111 000 0不变00 010 0不变10 00162024-11-10000010101011111000111100 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 00 0 00 1 00 1 00 0 04.画出状态迁移图五进制递增计数器，具有自启动能力5.功能描述6.波形图CPQ1Q2Q3000100010110001000172024-11-1练习：1.电路如图所示，试分析其功能。（1）写出激励方程、次态方程和输出方程
8、；（2）列出状态真值表，并画出状态迁移图和波形图。作业：P180 4，5182024-11-12.电路如图所示。（1）画出状态迁移图；（2）说明电路的逻辑功能。3.电路如图所示。（1）写出电路的状态方程、输出方程；（2）列出状态真值表，画状态迁移图。192024-11-14.电路如图所示，写出方程，画出状态迁移图，判断是几进制计数器，有无自启动能力。202024-11-16.2 同步时序电路的设计同步时序电路的设计 同步时序电路的设计步骤一般有如下几步：1.状态迁移图（状态真值表）（确保逻辑功能的正确性）2.确定激励方程和输出方程（利用卡诺图求次态方程）3.画出逻辑电路图 4.检查电路是否具有
9、自启动能力 212024-11-1解：解：1.建立原始状态图222024-11-1S0S1S2S3S41/01/01/01/10/00/00/00/00/01/1原始状态图：状态表状态表 2.状态化简 如果两个状态在相同的输入条件下，有相同的输出和相同的次态，则该两个状态是等价的，可以合并为一个状态。232024-11-13.状态分配（状态编码）状态分配是指将化简后的各个状态用二进制代码来表示。电路的状态通常是用触发器的状态来表示的。状态分配后的状态表状态分配后的状态表 对该例状态分配如下：最佳方案：逻辑电路简单，具有自启动能力242024-11-14.确定激励方程和输出方程 状态分配后的状态
10、表状态分配后的状态表 252024-11-15.画出逻辑图 Q11KQ1C11J1KC11JQ2zxCP1&Q2&262024-11-1例例2 用JK触发器设计一个 8421BCD码加法计数器。状态迁移表状态迁移表 解：272024-11-1画出逻辑电路图8421BCD码加法计数器逻辑图码加法计数器逻辑图 1JC11KCP“1”RdQ11JC11KRd1JC11KRd1JC11KRd复位&Q3Q2Q4zQ1Q2Q3Q4282024-11-1检查自启动问题检查自启动问题 100100001000000101110010010101001111111010111010110011010110001
11、1292024-11-1例例3 用JK触发器设计模 6 计数器状态表状态表 6 计数器状态迁移图计数器状态迁移图 000100110001011111/0/0/0/1/0/0302024-11-1检查自启动能力010101000100110001011111/0/0/0/1/0/00 1 0 1 0 1 01 0 1 1 1 0 0画出逻辑电路图312024-11-1画出逻辑电路图322024-11-1练习：1.设计一个计数电路，在CP脉冲作用下，三个触发器QA、QB、QC及输出C的波形如图所示（选用JK触发器），QC为高位，QA为低位。作业：P181 8，9332024-11-12.某同步时
12、序电路状态迁移图如图所示，要求电路最简，试用JK触发器实现。（1）列出状态迁移表；（2）求出次态方程，确定激励函数，求出输出方程；（3）画出逻辑图。342024-11-13.已知某同步时序电路的波形如图所示。（1）列出状态迁移表；（2）求出各触发器的激励方程。4.已知同步时序电路的状态迁移图如图所示。（1）列出状态迁移表；（2）求出每级触发器的激励方程和输出方程；（3）画出逻辑图。352024-11-16.3 计数器计数器 一、计数器的分类一、计数器的分类 1.按进位模数来分按进位模数来分（1）同步计数器：计数脉冲引至所有触发器的CP端，使应翻转的触发器同时翻转。（2）异步计数器：计数脉冲并不
13、引至所有触发器的CP端，触发器不是同时动作。2.按计数脉冲输入方式分按计数脉冲输入方式分 计数器是时序逻辑电路的具体应用，用来累计并寄存输入脉冲个数，计数器的基本组成单元是各类触发器。362024-11-1（1）递增计数器：每来一个计数脉冲，触发器组成的状态就按二进制代码规律增加。这种计数器有时又称加法计数器。（2）递减计数器：每来一个计数脉冲，触发器组成的状态就按二进制代码规律减少。这种计数器有时又称减法计数器。（3）双向计数器：又称加减可逆计数器，计数规律可按递增规律，也可按递减规律，由控制端决定。（1）小规模集成计数器：由若干个集成触发器和门电路，经外部连线，构成具有计数功能的逻辑电路。
14、（2）中规模集成计数器：一般用4个集成触发器和若干个门电路，经内部连接集成在一块硅片上，它是计数功能比较完善，并能进行功能扩展的逻辑部件。3.按计数增减趋势分按计数增减趋势分4.按电路集成度分按电路集成度分372024-11-1nmmnmnmnnmmnnnnnnnnnnnnQJQQQQKJQJQQQQKJQJQQQKJQQKJQKJKJ1112103332104422210331022011001 1JC11KCP“1”Q01JC11K1JC11K1JC11K&Q3Q2Q1假设使用下降沿有效的JK触发器382024-11-1假设使用下降沿有效的JK触发器392024-11-1CPQ0Q1Q2C
15、P1CP2(b)(a)1JC1Q01KCP0“1”1JC11KCP“1”CP11JC11K“1”CP2Q1Q2假设使用下降沿下降沿有效的JK触发器假设使用上升沿上升沿有效的D触发器三位二进制异步加法计数器三位二进制异步加法计数器(b)(a)1DC1Q0CP01DC1CPCP1Q11DC1Q2CP2Q2Q0Q1CPQ0Q1Q2CP1CP2Q0Q1402024-11-1假设使用下降沿下降沿有效的JK触发器(b)CPQ0Q1Q2CP1CP2Q0Q1(a)1JC1Q01KCP01JC11KCPCP1Q11JC11KQ2CP2Q0“1”“1”Q1Q2“1”三位二进制异步减法计数器三位二进制异步减法计数器
16、假设使用上升沿上升沿有效的D触发器(a)CPQ0Q1Q2CP1CP2(b)1DC1Q01DC1CPCP1Q11DC1Q2CP2Q2Q1Q0412024-11-1三、集成计数器功能分析及其应用三、集成计数器功能分析及其应用 常用常用TTL型型MSI计数器计数器 422024-11-11.异步集成计数器异步集成计数器 74LS90 异步式二五十进制计数器内部逻辑图逻辑符号432024-11-10 1 2 3 45 6 78 9 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 18421BCD码计数方式码计数方
17、式模模2计数器计数器模模5计数器计数器CPCP442024-11-1CP2 0 1 2 3 45 6 78 9 0 0 0 00 0 0 10 0 1 0 0 0 1 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 05421BCD码计数方式码计数方式452024-11-1功功 能能 表表 直接复零直接复零异步清零异步清零直接置直接置9异步置异步置9计数功能计数功能462024-11-18421BCD十进制计数器状态迁移表十进制计数器状态迁移表 例例1 用74LS90 组成七进制计数器。0 1 2 3 45 6 78 9 0 0 0 00 0 0 10 0
18、1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1反馈归零法反馈归零法0110(0111)0000过渡状态过渡状态472024-11-15421BCD十进制计数器状态迁移表十进制计数器状态迁移表CP2 0 1 2 3 45 6 78 9 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01001(1010)0000过渡状态过渡状态482024-11-1练习练习1 74LS90 电路如图所示。（1）列出状态迁移关系（状态图或状态表）；（2）指出其功能。8
19、421BCD码八进制计数器5421BCD码八进制计数器492024-11-1(a)(b)QAQBQCQD74LS90CPCP1CP2QAQBQCQD74LS90CP1CP2S9(1)S9(2)R0(1)R0(2)S9(1)S9(2)R0(1)R0(2)QAQBQCQD74LS90CPCP1CP2QAQBQCQD74LS90CP1CP2S9(1)S9(2)R0(1)R0(2)S9(1)S9(2)R0(1)R0(2)例例2 采用级联方式，用74LS90 组成一百进制计数器。（1）8421BCD十进制计数器十进制计数器（2）5421BCD十进制计数器十进制计数器502024-11-1QAQBQCQD
20、74LS90CPCP1CP2QAQBQCQD74LS90CP1CP2S9(1)S9(2)R0(1)R0(2)S9(1)S9(2)R0(1)R0(2)输出1&用用 74LS90 扩展为二十四进制计数器扩展为二十四进制计数器 例例3 采用级联方式，用74LS90 组成大于10、小于100进制的计数器。0000 0000 0010 0011过渡状态：过渡状态：0010 0100512024-11-1练习练习2 74LS90 电路如图所示。指出其进位模是多少？六十九进制计数器522024-11-12.同步式集成计数器同步式集成计数器 74LS161 同步式四位二进制计数器四位二进制输出端四位二进制输出
21、端置数输入端置数输入端Cr 清零控制端清零控制端LD 预置端预置端P、T控制端控制端OC进位输出端进位输出端532024-11-174LS161功能表功能表（1）异步清零。当清零控制端Cr=0，立即清零，与CP无关。（3）保持。当LD=Cr=1时，只要控制端P、T中有低电平，就使每级触发器J=K=0，处于维持态。OC（2）同步预置。当预置端LD=0，Cr=1时，在CP上升沿的时刻，才将置数输入端A、B、C、D预置的数据送入计数器。（4）计数。当LD=Cr=P=T=1时，电路是模16同步递增计数器。000000011111。当QDQCQBQA=1111时，进位输出端OC送出高电平的进位信号()。
22、（5）功能扩展。542024-11-1 例例1 用74LS161 的异步清零端构成十进制计数器。OC111&1010为过渡状态552024-11-1 例例2 用74LS161 的同步预置端构成十进制计数器。QDQCQBQA=00001001OCQDQCQBQA=00111100QDQCQBQA=01101111OCOCOC562024-11-1练习练习1 74LS161 电路如图所示。（1）列出状态迁移关系；（2）指出其进位模。反馈清零法（异步清零）反馈置数法（同步置数）十二进制计数器十三进制计数器572024-11-1练习练习2 74LS161 电路如图所示。（1）列出状态迁移关系；（2）指
23、出其进位模。582024-11-1 例例3 用四片74LS161 构成216进制计数器。例例4 用74LS161及少量与非门组成由 0000000100011000，M=24 的计数器。QAQBQCQDOCP174LS161NTCPCrLDABCD1QAQBQCQDOCP74LS161TCPCrLDABCD111QAQBQCQDOCP1CPTCPCrLDQAQBQCQDOCPTCP1QAQBQCQDOCPTCPQAQBQCQDOCP74LS161TCP1输出74LS16174LS16174LS161592024-11-13.十进制可逆集成计数器十进制可逆集成计数器74LS192 功能表功能表
24、同步、可预置十进制可逆计数器（1）异步清零。Cr为高电平有效。QDQCQBQACPDCBA74LS192CrLDOCOBCP(MSB)十进制输出端十进制输出端置数输入端置数输入端Cr 清零端清零端LD 预置端预置端减计数时钟减计数时钟加计数时钟加计数时钟进位输出进位输出借位输出借位输出（2）异步置数。LD为低电平有效。当Cr=0,LD=0时，预置输入端的数据送至输出端，即QDQCQBQA=DCBA。（3）双时钟工作方式，CP+是加计数时钟输入，CP_是减计数时钟输入，均为上升沿触发，采用8421BCD码输出。（4）O为进位输出，加法计数时，进入1001状态后有负脉冲输出。OB为借位输出，减法计
25、数时，进入0000 状态后有负脉冲输出。602024-11-1例例 用74LS192实现模 6 加法计数器和模 6 减法计数器。加法：初始状态0011减法：初始状态0110612024-11-1 4.二进制可逆集成计数器二进制可逆集成计数器74LS169QDQCQBQAD CBA74LS169CPLDOC(MSB)PTU/D功能表功能表 同步、可预置四位二进制可逆计数器（5）进位和借位输出都从同一输出端OC输出。当加法计数进入1111 后，OC端有负脉冲输出，当减法计数进入0000后，OC端有负脉冲输出。四位二进制输出端四位二进制输出端置数输入端置数输入端LD 预置端预置端进位进位/借借位位
26、输出输出加减控制端加减控制端计数允许端计数允许端（1）没有清零端，因此清零靠预置来实现。（2）LD为同步预置控制端，低电平有效。（3）P、T为计数允许端，低电平有效。只有当LD=1，P=T=0 时，在CP作用下计数器才能正常工作，否则保持原状态不变。（4）U/D=1时，进行加法计数；U/D=0 时，进行减法计数。模为16，时钟上升沿触发。622024-11-1例例 用74LS169 实现模 6 加法计数器和模 6 减法计数器。加法：初始状态1010减法：初始状态0101632024-11-1练习练习 用74LS161 组成十一进制计数器。（1）反馈清零（2）反馈置数（初始状态0100）6420
27、24-11-16.4 寄存器与移位寄存器寄存器与移位寄存器 1.锁存器锁存器1DF1C11DC1CPQ2Q1D1Q2Q1D21DC1Q3Q3D31DC1Q4Q4D4F2F3F4暂存二进制代码锁存器基本寄存器移位寄存器寄存器的功能：接收、保存、清除、输出数据由电平触发器构成四位锁存器逻辑图四位锁存器逻辑图一、寄存器一、寄存器652024-11-12.基本寄存器基本寄存器74LS175 集成四位寄存器集成四位寄存器 功能表功能表 1DC1QQ1DC1QQ1DC1QQ1DC1QQD0D1D2D3CPCPCrQ3Q2Q1Q0CrCrCr11Cr异步清零端异步清零端并行输入、并行输出寄存器并行输入、并行
28、输出寄存器662024-11-13.移位寄存器移位寄存器 寄存和移位功能左移：寄存器中的数码向左移动一位右移：寄存器中的数码向右移动一位单向移位寄存器：具有单向移位功能双向移位寄存器：既可左移又可右移电路如何实现？672024-11-11）D触发器实现2）JK触发器实现682024-11-11）D触发器实现完成三位左移2）JK触发器实现692024-11-1右移寄存器左移寄存器双向移位寄存器1DC1CPQ0Q01DC1CPQ1Q11DC1CPQ2Q2SRCPx&702024-11-1二、集成移位寄存器功能分析及其应用二、集成移位寄存器功能分析及其应用 1.典型移位寄存器介绍典型移位寄存器介绍
29、74LS194 4位双向移位寄存器数据输出端数据输出端并行数据输入端并行数据输入端SR 右移串行数据输入端右移串行数据输入端SL 左移串行数据输入端左移串行数据输入端工作方式选择端工作方式选择端清零端清零端712024-11-1功能表功能表（1）异步清零，低电平有效。（2）当S1S0=11，并行送数；当S1S0=01，数据右移；当S1S0=10，数据左移；当S1S0=00，保持状态；722024-11-12.移位寄存器的应用移位寄存器的应用（1）在数据传送体系转换中的应用数据传送方式：串行&并行 串行转换为并行串行转换为并行 Q010110Q101100Q211000Q3100001011CP
30、SR并行输出4CP3CP2CP1CP串行输入 并行转换为串行并行转换为串行 Q00001Q10010Q20101Q31011CPSR4CP3CP1011串行输出2CP1CP01011并行输入D0 D1 D2 D3732024-11-1例例1 用74LS194 组成七位串行输入转换为并行输出的电路。Q0Q1Q2Q3S1S0CrD0D1D2D3SRQ0Q1Q2Q3S1S0CrD0D1D2D3SRQ4Q3Q2Q111Q5Q6Q7Q8转换完成信号1串行输入d6 d0清0CP74LS194()74LS194()1并行输出CPCP（1）选用两片74LS194（2）低位片D0=0，其余输入端为1。Q8=0，
31、S1S0=11，置数，置数Q8=1，S1S0=01，右移，右移七位串行码并行输出，七位串行码并行输出，Q8=0，S1S0=11，置数，置数742024-11-1S1S0D0D1D2D3SRS1S0D0D1D2D3SRQ011Q4Q5Q6Q71CP74LS194()74LS194()d3d2d1“1”d4d5d6d7Q1Q2Q3串行输出转换完成信号STCPCP&并行输入21&例例2 用 74LS194组成七位并入转换为串出。（1）选用两片74LS194ST=0ST=0，S1S0=11，置数，置数ST=1ST=1，S1S0=01，右移，右移S1S0=11，置数，置数（2）输入端为0d1d2d3d4
32、d5d6d7Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7752024-11-1（2）组成移位型计数器（同步计数器）组合控制逻辑n 位移位寄存器Q0Q1Qn1QnFCPSR/SL右移：QAQD（数码由低位向高位移动）左移：QDQA（数码由高位向低位移动）自循环移位寄存器自循环移位寄存器762024-11-1移位型计数器中有两种常用计数器：（1）环型计数器（2）扭环型计数器。环型计数器环型计数器具有如下特点：（1）进位模数与移位寄存器触发器数相等；（2）电路结构上反馈函数 F(Q1 Q2 Qn)=Qn（右移）。S1S0=01，右移，右移状态迁移为 1000 0100 0010 0001无自启动能
33、力772024-11-1无自启动能力S1S0=01，右移，右移782024-11-1Q0Q1Q2Q3八分频计数器792024-11-1例例1 74LS194电路如图所示，列出该电路的状态迁移关系，并指出其功能。S1S0SLD3D2D1D0Cr74LS194CPSRQ0Q1Q2Q31&0状态迁移关系状态迁移关系 S1S0=01，右移，右移802024-11-1波形图波形图 CPQ0Q1Q2Q3状态迁移关系状态迁移关系 七进制计数器（七分频电路）七进制计数器（七分频电路）812024-11-1例例2 74LS194电路如图所示，列出该电路的状态迁移关系，并指出其功能。S1S0=01，右移，右移五分
34、频电路五分频电路822024-11-1练习：74LS194电路如图所示，列出该电路的状态迁移关系，并指出其功能。(a)(b)(c)七分频计数器，七分频计数器，(d)八分频计数器八分频计数器832024-11-1反馈移位型序列信号发生器组合反馈网络Q1Q2QnSR(SL)n位移位寄存器ZCP6.5 序列信号发生器序列信号发生器 循环产生一组或多组序列信号组合反馈网络Q1Q2Qn模M计数器ZCP计数型序列信号发生器842024-11-1例例1：分析反馈移位型序列信号发生器的状态迁移关系以及输出序列。（1）地址码 A1A0=Q0Q2（2）D0=D2=1，D1=Q3，D3=0（3）S1S0=10，左移
35、，SL=FQ0 Q1 Q2 Q3A1A0=Q0Q2SL=FZ1 0 0 110D2=110 0 1 101D1=100 1 1 101D1=101 1 1 111D3=011 1 1 011D3=011 1 0 010D2=1174LS194Q0Q1Q2Q3S1S0SL10CPD0D1D2D3A0A1ZYF四选一MUX“1”输出Z=100111852024-11-1例例2：分析计数型序列信号发生器的输出序列。（2）同步置数，DCBA=0110（3）地址码 A2A1A0=QDQBDA（1）74LS161四位二进制计数器（4）D0D1D2D3D4D5D6D7=0011010QCCP QD QC QB DAA2A1A0F10 1 1 0010D2=120 1 1 1011D3=131 0 0 0100D4=041 0 0 1101D5=151 0 1 0110D6=061 0 1 1111D7=071 1 0 0100D4=081 1 0 1101D5=191 1 1 0110D6=0101 1 1 1111D7=1输出F=1101000101862024-11-1练习练习1：电路如图所示，列出状态迁移关系，写出输出z端的序列。输出z=100110872024-11-1练习练习2：电路如图所示，列出状态迁移关系，写出输出z端的序列。输出z=0011111882024-11-1
