1、第6章 数/模接口电路6.1 集成数集成数/模转换器模转换器6.2 集成模集成模/数转换器数转换器6.3 数数/模接口电路的应用模接口电路的应用6.1 集成数集成数/模转换器模转换器6.1.1 数数/模转换的基本概念模转换的基本概念 数/模转换器DAC的原理框图如图6-1所示。其中D（Dn-1Dn-2.D1D0）为输入的n位二进制数，SA为输出的模拟信号（模拟电压UA或模拟电流IA），UREF为实现数/模转换所必需的参考电压（也称基准电压）UREF，它们三者之间满足如下比例关系：SA=KDUREF式中，K为比例系数，不同的DAC有各自不同的K值；D为输入的n位二进制数所对应的十进制数值。(6-
2、1)图 6-1 DAC的原理框图如果假设iniinnnnDDDDDD222221000112111(6-2)则式6-1可变为102niiiREFADKUS(6-3)另外必须指出，n位二进制代码有2n种不同的组合，从而对应有2n个模拟电压（或电流）值，所以严格地讲DAC的输出并非真正的模拟信号，而是时间连续、幅度离散的信号。一个n位D/A转换电路的结构框图如图6-2所示，它主要由输入数码寄存器、数控模拟开关、电阻解码网络、求和电路、参考电压及逻辑控制电路组成。输入的数字信号可以串行或并行方式输入；数字信号输入后首先存储在输入寄存器内，寄存器并行输出的每一位驱动一个数控模拟开关，使电阻解码网络将每
3、一位数码翻译成相应大小的模拟量，并送给求和电路；求和电路将各位数码所代表的模拟量相加便得到与数字量相对应的模拟量。DAC的核心电路是电阻解码网络，下面将主要介绍电阻解码网络这部分电路的工作原理。图 6-2 D/A转换器的结构框图6.1.2 常用数模转换技术常用数模转换技术 1.权电阻网络权电阻网络DAC电路电路 图6-3所示是4位权电阻网络DAC电路的原理图，该电路由四部分构成：图 6-3 权电阻网络DAC电路原理图 权电阻网络。该电阻网络由四个电阻构成，它们的阻值分别与输入的四位二进制数一一对应，满足以下关系：Ri=2n-1-iR （6-4）式中，n为输入二进制数的位数，Ri为与二进制数Di
4、位相对应的电阻值，而2i则为Di位的权值，所以可以看出二进制数的某一位所对应的电阻的大小与该位的权值成反比，这就是权电阻网络名称的由来。例如在图6-3中，最高位D3所对应的电阻R3=R。模拟开关。每一个电阻都有一个单刀双掷的模拟开关与其串联，4个模拟开关的状态分别由4位二进制数码控制。当Di=0时，开关Si打到右边，使电阻Ri接地；当Di=1时，开关Si打到左边，使电阻Ri接UREF。基准电压源UREF。作为A/D转换的参考值，要求其准确度高、稳定性好。求和放大器。通常由运算放大器构成，并接成反相放大器的形式。为了简化分析，在本章中将运算放大器近似看成是理想的放大器，即它的开环放大倍数为无穷大
5、，输入电流为零（输入电阻无穷大），输出电阻为零。由于N点为虚地，当Di=0时，相应的电阻Ri上没有电流；当Di=1时，电阻Ri上有电流流过，大小为Ii=UREF/Ri。根据叠加原理，对于任意输入的一个二进制(D3D2D1D0)2，应有3030301322323330011223300112233222222iiiREFREFREFREFREFREFREFREFREFDRURUDRUDRUDRUDRUDRUDRUDRUDIDIDIDIDI(6-5)求和放大器的反馈电阻RF=R/2，则输出电压UO为iiiREFFODURIU22304推广到n位权电阻网络DAC电路，可得iiinREFODUU223
6、0(6-6)(6-7)由式6-6和式6-7可以看出，权电阻网络DAC电路的输出电压和输入数字量之间的关系与式6-3的描述完全一致。这里的比例系数K=-1/2n，即输出电压与基准电压的极性相反。权电阻网络DAC电路的优点是结构简单，所用的电阻个数比较少。它的缺点是电阻的取值范围太大，这个问题在输入数字量的位数较多时尤其突出。例如当输入数字量的位数为12位时，最大电阻与最小电阻之间的比例达到2048 1，要在如此大的范围内保证电阻的精度，对于集成DAC的制造是十分困难的。2.T型电阻网络型电阻网络DAC电路电路 图6-4所示为4位T型电阻网络DAC电路的原理图，它克服了权电阻网络DAC电路的缺点，
7、无论DAC有多少位，电阻网络中只有R和2R两种电阻，但电阻的个数却比相同位数的权电阻网络DAC增加了一倍。T型电阻网络DAC电路也由四部分构成，它们是：R-2R电阻网络、单刀双掷模拟开关（S0、S1、S2和S3）、基准电压REF和求和放大器。图 6-4 T型电阻网络DAC电路原理图 4个模拟开关由4位二进制数码分别控制，当Di=0时，开关Si打到右边，使与之相串联的2R电阻接地；当Di=1时，开关Si打到左边，使2R电阻接基准电压UREF。该电路在结构上有以下特点：如果不考虑基准电压源UREF的内阻，那么无论模拟开关的状态如何，从T型电阻网络的节点（P0、P1、P2、P3）向左、向右或向下看的
8、等效电阻都等于2R，则从运算放大器的虚地点N向左看去，T型电阻网络的等效电阻等于3R。当任意一位Di=1，其余位Dj=0时，我们可以根据图6-5所示的等效电路，计算出流过该2R电阻支路的电流Ii=UREF/3R，并且这部分电流每流进一个节点时，都会向另外两个方向分流，分流系数为1/2。图 6-5 Pi节点等效电路 例如，当只有D0=1（即只有开关S0接UREF，其余的开关都接地），其等效电路如图6-6所示。可以看出，经S0流出的电流I0=REF/3R，它要经过四个节点的分流才能到达求和放大器。在每一节点处，由于向右和向下看的等效电阻都是2R，所以在每一节点分流时的分流系数都是1/2。因而，流向
9、求和放大器的电流I0应为I0/24。图 6-6 模拟开关S0单独作用时各个支路的电路 同理，当D1、D2、D3各自单独为1时，流向求和放大器的电流分别为：I1=I1/23，I2=I2/22，I3=21 根据叠加原理，对于任意输入的一个二进制数（D3D2D1D0)2，流向求和放大器的电流I应为：3043322110043102321)2222(321iiiREFREFDRUDDDDRUIIII(6-8)求和放大器的反馈电阻RF=3R，则输出电压UO为:30422iiiREFFODURIU推广到n位T型电阻网络DAC电路，可得1022niiinREFODUU(6-9)(6-10)3.倒倒T型电阻网
10、络型电阻网络DAC电路电路 图6-7所示为4位倒T型电阻网络DAC电路的原理图，它同样由R-2R电阻网络、单刀双掷模拟开关（S0、S1、S2和S3）、基准电压UREF和求和放大器四部分构成。它与T型电阻网络DAC电路的区别在于：电阻网络呈倒T型分布。模拟开关的位置发生了变化。在T型电阻网络DAC电路中，模拟开关位于基准电压源和电阻网络之间，并在基准电压和地之间切换；而在倒T型电阻网络DAC电路中，模拟开关位于电阻网络和求和放大器之间，并在求和放大器的虚地N和地之间切换。当Di=1时，Si接虚地；当Di=0时，Si接地。图 6-7 倒T型电阻网络DAC电路原理图 分析倒T型电阻网络，不难看出：无
11、论模拟开关的状态如何，从任何一个节点（P0、P1、P2、P3）向上或向左看去的等效电阻均为2R。因此我们可以计算出基准电压源UREF的输出电流I=UREF/R，并且每流经一个节点时就产生1/2分流，则各支路的电流分别为：I0=I/24，I1=I/23，I2=I/22，I3=I/21。根据叠加原理，对于任意输入的一个二进制数(D3D2D1D0)2，流向求和放大器的电流I应为3043322110043210221)2222(21iiiREFREFDRUDDDDRUIIIII求和放大器的反馈电阻RF=R，则输出电压UO为:30422iiiREFFODURIU(6-11)(6-12)与T型电阻网络DA
12、C电路相比，倒T型电阻网络DAC电路的突出优点在于：无论输入信号如何变化，流过基准电压源、模拟开关以及各电阻支路的电流均保持恒定，电路中各节点的电压也保持不变，这有利于提高DAC的转换速度。再加上倒T型电阻网络DAC电路只有两种电阻值和它便于集成的优点，使其成为目前集成DAC中应用最多的转换电路。推广到n位T型电阻网络DAC电路，可得1022niiinREFODUU(6-13)4.双极性双极性DAC电路电路 偏移二进制码是在带符号二进制码的基础上加上一个偏移量得到的。n位二进制数D 的偏移二进制码为DB=DC2n(6-14)式中2n 就是偏移量，DC是n位二进制数D 的补码。例如一个正的3位二
13、进制数D=(+110)2，其补码为(0110)2，则对应的偏移二进制码为：DB=(0110)2+(1000)2=(1110)2若D=(-110)2，其补码为(1010)2，则对应的偏移二进制码为：DB=(1010)2+(1000)2=(0010)2表表6-1 无符号二进制数、偏移二进制码和补码对应的输出无符号二进制数、偏移二进制码和补码对应的输出图 6-8 偏移二进制输入的倒T型电阻网络双极性DAC电路原理图 从表6-1中可以看出，为了得到应该输出的电压，只要保证输入D2D1D0=100时输出电压UO=0即可。为此，在求和放大器的输入端增加了偏移电压UB和偏移电阻RB。根据图6-8所示电路，为
14、了使输入D2D1D0=100时输出电压UO=0，电流I和偏移电流IB之和必须为零，则有：RURUREFBB2 偏移电压源和基准电压源的极性相反。当UREF为正电源时，输出电压和输入偏移二进制码的极性一致；当UREF为负电源时，输出电压和输入偏移二进制码的极性相反。(6-15)6.1.3 集成集成DAC的主要技术指标的主要技术指标 1.最小输出电压最小输出电压ULSB和满量程输出电压和满量程输出电压UFSR 最小输出电压ULSB是指输入数字量只有最低位为1时，DAC所输出的模拟电压的幅度也就是当输入数字量的最低位的状态发生变化时（由0变成1或由1变成0），所引起的输出模拟电压的变化量。对于n位D
15、AC电路，最小输出电压ULSB为nREFLSBUU2|(6-16)满量程输出电压UFSR定义为：输入数字量的所有位均为1时，DAC输出模拟电压的幅度。有时也把UFSR称为最大输出电压Umax。对于n位DAC电路，满量程输出电压UFSR为|212REFnnFSRUU 对于电流输出的DAC，则有ILSB和IFSR两个概念，其含义与ULSB和UFSR相对应。有时也将ULSB和ILSB简称为LSB，将UFSR和IFSR简称为FSR（Full Scale Range）。(6-17)2.转换精度转换精度 D/A转换器的转换精度通常用分辨率和转换误差来描述。1）分辨率 分辨率是指DAC能够分辨最小电压的能力
16、，它是D/A转换器在理论上所能达到的精度，我们将其定义为DAC的最小输出电压和最大输出电压之比，即121nFSRLSBUU分辨率显然，DAC的位数n越大，分辨率越高。正因为如此，在实际的集成DAC产品的参数表中，有时直接将2n或n作为DAC的分辨率。例如，8位DAC的分辨率为28或8位。(6-18)2）转换误差 由于DAC的各个环节在参数和性能上与理论值之间不可避免地存在着差异，所以它在实际工作中并不能达到理论上的精度。转换误差就是用来描述DAC输出模拟信号的理论值和实际值之间差别的一个综合性指标。DAC的转换误差一般有两种表示方式：绝对误差和相对误差。所谓绝对误差，就是实际值与理论值之间的最
17、大差值，通常用最小输出值LSB的倍数来表示。例如：转换误差为0.5 LSB，表明输出信号的实际值与理论值之间的最大差值不超过最小输出值的一半。相对误差是指绝对误差与DAC满量程输出值FSR的比值，以FSR的百分比来表示。例如：转换误差为0.02%FSR，表示输出信号的实际值与理论值之间的最大差值是满量程输出值的0.02%。由于转换误差的存在，转换精度只讲位数就是片面的，因为转换误差大于1LSB时，理论精度就没有意义了。造成DAC转换误差的原因有多种，如参考电压UREF的波动、运算放大器的零点漂移、模拟开关的导通内阻和导通压降、电阻解码网络中电阻阻值的偏差等等。比例系数误差：是指由于DAC实际的
18、比例系数与理想的比例系数之间存在偏差，而引起的输出模拟信号的误差，也称为增益误差或斜率误差，如图6-9所示。这种误差使得DAC的每一个模拟输出值都与相应的理论值相差同一百分比，即输入的数字量越大，输出模拟信号的误差也就越大。根据以上几种DAC电路的分析可知，参考电压UREF的波动和运算放大器的闭环增益偏离理论值是引起这种误差的主要原因。图 6-9 3位DAC的比例系数误差 失调误差：也称为零点误差或平移误差，它是指当输入数字量的所有位都为0时，DAC的输出电压与理想情况下的输出电压（应为0）之差。造成这种误差的原因是运算放大器的零点漂移，它与输入的数字量无关。这种误差使得DAC实际的转换特性曲
19、线相对于理想的转换特性曲线发生了平移（向上或向下），如图6-10所示。图 6-10 3位DAC的失调误差000001010011 100101110111UO理想特性实际特性D 非线性误差：是指一种没有一定变化规律的误差，它既不是常数也不与输入数字量成比例，通常用偏离理想转换特性的最大值来表示。这种误差使得DAC理想的线性转换特性变为非线性，如图6-11所示。造成这种误差的原因有很多，如模拟开关的导通电阻和导通压降不可能绝对为零，而且各个模拟开关的导通电阻也未必相同；再如电阻网络中的电阻阻值存在偏差，各个电阻支路的电阻偏差以及对输出电压的影响也不一定相同等等，这些都会导致输出模拟电压的非线性误
20、差。图 6-11 3位DAC的非线性误差 3 转换速度转换速度 通常用建立时间（Setting Time）和转换速率来描述DAC的转换速度。当DAC输入的数字量发生变化后，输出的模拟量并不能立即达到所对应的数值，它需要一段时间，我们将这段时间称为建立时间。由于数字量的变化量越大，DAC所需要的建立时间越长，所以在集成DAC产品的性能表中，建立时间通常是指输入数字量从全0突变到全1或从全1突变到全0开始，输出模拟量进入到规定的误差范围内的时间。误差范围一般取LSB/2。建立时间的倒数即为转换速率，也就是每秒钟DAC至少可进行的转换次数。6.1.4 集成集成DAC芯片的选择与使用芯片的选择与使用
21、1 DAC芯片的选择原则芯片的选择原则 目前，集成DAC技术发展很快，国内外市场上的集成DAC产品有几百种之多，性能各不相同，可以满足不同要求的应用场合。在选择DAC芯片时，主要从以下几个方面考虑：DAC的转换精度。这是DAC最重要的技术指标，如前所述，应该从DAC的位数（理论精度）和转换误差两个方面综合考虑。DAC的转换速度。按照建立时间的大小，DAC可以分成若干类。建立时间大于300 s的属于低速型，目前已较少见；建立时间为10300 s的属于中速型；建立时间在0.0110 s的为高速型；建立时间小于0.01 s的为超高速型。输入数字量的特征。输入数字量的特征是指数字量的编码方式（自然二进
22、制码、补码、偏移二进制码、BCD码等）、数字量的输入方式（串行输入或并行输入）以及逻辑电平的类型（TTL电平、CMOS电平或ECL电平等）。输出模拟量的特征。输出模拟量的特征是指DAC是电压输出还是电流输出，以及输出模拟量的范围。工作环境要求。这里主要是指DAC的工作电压、参考电源、工作温度、功耗、封装以及可靠性等性能要与应用系统相适应。2 DAC0832简介简介 DAC0832是由美国国家半导体公司（NSC）生产的8位D/A转换器，芯片内采用CMOS工艺。该器件可以直接与Z80、8051、8085等微处理器接口相连，是目前微机控制系统中常用的D/A转换芯片。1）DAC0832的性能 DAC0
23、832的主要性能参数如下：并行8位DAC；TTL标准逻辑电平；可单缓冲、双缓冲或直通数据输入；单一电源供电515 V；参考电压源-10+10 V；转换时间1 s;线性误差0.2%FSR;功耗20 mW;工作温度范围为-5570。2）DAC0832的内部结构和引脚说明的内部结构和引脚说明 图6-12是DAC0832的内部结构框图，虚框外标注的是外部引脚的标号及名称。图上可以看出，电路由8位输入锁存器、8位D/A锁存器、8位D/A转换器、逻辑控制电路以及输出电路的辅助元件Rfb（阻值为15 k）构成。图 6-12 DAC0832的内部组成框图 控制信号：CS、ILE、WR1 这三个信号在一起配合使
24、用，用于控制对输入锁存器的操作。CS为片选信号，低电平有效；ILE为输入锁存允许信号，高电平有效；WR1为输入锁存器的写信号，低电平有效。只有当CS、ILE、WR1同时有效时，输入的数字量才能写入输入锁存器，并在WR1的上升沿实现数据锁存。XFER、WR2这两个信号在一起配合使用，用于控制对D/A锁存器的操作。XFER为传送控制信号，低电平有效；WR2 为D/A锁存器的写信号，低电平有效。只有当XFER、WR2同时有效时，输入锁存器的数字量才能写入到D/A锁存器，并在WR2的上升沿实现数据锁存。输入数字量:DI0DI7是8位数字量输入（自然二进制码），其中，DI0为最低位，DI7为最高位。输出
25、模拟量:IOUT1是DAC输出电流1。当D/A锁存器中的数据全为1时，IOUT1最大（满量程输出）；当D/A锁存器中的数据全为0时，IOUT1=0。IOUT2是DAC输出电流2。IOUT2为一常数（满量程输出电流）与IOUT1之差，即IOUT1+IOUT2=满量程输出电流。电源、地:UREF：参考电压源。DAC0832需要外接基准电压，基准电压在-10 V+10 V范围内取值。UCC：工作电压源。工作电压的范围为+5+15 V，最佳工作状态时用+15 V。DGND、AGND分别为数字电路地和模拟电路地。所有数字电路的地线均接到DGND，所有模拟电路的地线均接到AGND，并且就近将DGND和AG
26、ND在一点且只能在一点短接，以减少干扰。其它:Rfb为反馈电阻连线端。DAC0832为电流输出型D/A转换器，所以要获得模拟电压输出时，需要外接运算放大器，但运算放大器的反馈电阻不需要外接，在芯片内部已集成了一个15 k的反馈电阻。3）DAC0832的工作原理图 6-13 DAC0832中的D/A转换电路 在图6-13中，模拟开关Si受输入数字量Di的控制。Di=0时，Si接地；Di=1时，Si接虚地。无论Si接地或是接虚地，电阻网络中各支路的电流保持不变。由参考电压源UREF流出的总电流I=UREF/R，并且该电流每经过一个节点时都会进行1/2分流，则各2R电阻支路的电流Ii=I/2n-i（
27、n=8）。但是，随着输入数字量的不同，输出电流IOUT1和IOUT2也不相同，不难求出常数RUIIIDIIDIIREFOUTOUTiiiOUTiiOUT21708270811)2(2)2(2(6-19)(6-20)(6-21)则外接求和放大器的输出电压为fbOUTORIU1(6-22)在DAC0832中，通常R=Rfb15 k，所以708708)2(2)2(21iiiREFiiifbREFODUDRRUU(6-23)可见，输出电压在数值上与基准电压UREF的绝对值成正比，与输入数字量成正比，极性与基准电压的极性相反。而基准电压UREF是可正可负的，所以可以在UREF端加一个交流电压ui，运算放
28、大器输出电压为708)2(2iiiiODuu(6-24)简写为uO=KuiD，其中D为输入数字量所对应的十进制数。该式表明，输出电压在数值上正比于输入电压与数字量的乘积。我们把具有这种功能的DAC称为乘法DAC，记作MDAC。如果在图6-13所示电路的基础上再增加一级运算放大器，如图6-14所示，便构成了双极性的DAC电路。这种接法在效果上起到了把数字量的最高位当作符号位的作用。由于基准电压也可改变极性，这样便实现了完整的四象限乘积输出。关于双极性DAC电路的输出电压与输入数字量的关系，请读者自行分析。图 6-14 DAC0832的双极性工作电路 4）DAC0832的工作方式 上面提到，通过外
29、接不同的电路，可以使DAC0832实现单极性或双极性D/A转换。另外，根据芯片内部的两个锁存器（8位输入锁存器、8位D/A锁存器）工作状态的不同，DAC0832还可以有三种工作方式：双缓冲工作方式、单缓冲工作方式和直通工作方式。双缓冲工作方式:是指两个8位锁存器均处于受控锁存工作状态。在双缓冲工作方式下，数字量的写入分成两步：第一步是当CS=0、ILE=1时，外部输入的数字量在写信号WR1（负脉冲）的作用下写入8位输入锁存器，并在写脉冲的上升沿锁存；第二步是令XFER=0，在写信号WR2（负脉冲）的作用下将8位输入锁存器的数据写入8位DAC锁存器，开始A/D转换，并在写脉冲的上升沿锁存。这样，
30、DAC0832在进行A/D转换的同时，就可以采集下一个数字量。图6-15给出了DAC0832双缓冲工作方式下的连线图和时序图。图 6-15 DAC0832双缓冲工作方式连续图和时序图(a)连线图；(b)时序图ILEUODAC0832IXDIOUT1D7D0RfbXFER有效数据DIXWRCSAIOUT2WRCSCS1WR2WR(b)(a)单缓冲工作方式：在DAC0832的两个锁存器中，使其中的一个始终处于直通状态，而另外一个锁存器处于受控锁存状态或者控制两个锁存器同时进行锁存，这就是单缓冲工作方式。直通工作方式：就是指两个锁存器均处于直通工作状态，外部输入数字量发生变化，A/D转换器输出亦随之
31、变化。6.2 集成模数转换器集成模数转换器 模数转换器ADC用于将时间和幅度都连续的模拟信号转换成时间和幅度都离散的数字信号，其原理框图如图6-16所示。其中，UI为模拟电压输入，D（Dn-1Dn-2 D1D0）为输出的n位数字信号，UREF为实现模/数转换所必需的参考电压，它们三者之间满足如下比例关系：REFIUUKD 式中，K为比例系数，不同的ADC有各自不同的K值。(6-25)图 6-16 ADC原理框图6.2.1 模模/数转换的一般过程数转换的一般过程 1 采样与保持采样与保持 采样就是按照一定的时间间隔周期性地读取模拟信号的值，从而将时间和取值都连续的模拟信号在时间上离散化。采样过程
32、可以用图6-17来说明。图中uA(t)为输入模拟电压；uS(t)为采样电路的输出信号；S(t)为采样脉冲信号，它的重复周期为TS，脉冲宽度为。采样电路实际上是一个受控的理想开关，它受采样脉冲信号S(t)的控制，在脉冲存在的时间内，开关闭合。采样电路的输出随输入变化，即uS(t)=uA(t)；在采样脉冲的休止期（TS-）内，采样电路的输出uS(t)=0。因此，我们把采样脉冲的重复周期TS称为采样周期，把采样脉冲的宽度称为采样时间。由图6-17可以看出，采样电路的输出uS(t)与输入uA(t)相比，波形发生了很大的变化。根据采样定理，为了保证能够从uS(t)不失真地恢复出uA(t)，采样频率fs至
33、少等于模拟信号uA(t)中最高有效频率fmax的两倍，即max21fTfSs 所谓保持，就是在连续两次采样之间，将上一次采样结束时所得到的样值通过保持电路保持一段时间，以便将其数字化（量化和编码）。采样与保持过程通常是通过采样/保持电路一起实现。(6-26)图 6-17 图6-18（a）是一种最简单的采样/保持电路，它由采样开关T、用于存储采样值的电容C和缓冲放大器A组成。其中，采样开关T是用场效应管做的双向模拟开关，缓冲放大器一般采用运算放大器并接成电压跟随电路。在采样时间内，采样脉冲S(t)存在，采样开关T导通，输入模拟电压uA通过采样开关对保持电容C充电，充电的时间常数应远小于采样时间，
34、所以电容C上的电压uC在采样时间完全能够跟上输入模拟电压uA的变化，则运算放大器的输出uS也能跟上uA的变化。当采样脉冲结束后，场效应管截止，如果电容C的漏电电阻、场效应管的截止阻抗和运算放大器的输入阻抗都很大，电容的漏电可以忽略不记，则电容C上的电压将保持采样脉冲结束前一瞬间uA的电压一直到下一个采样脉冲到来时为止。图 6-18 采样/保持电路(a)电路图；(b)波形图 图6-18（b）给出了图6-18（a）所示电路中输入模拟电压uA、采样脉冲S(t)和采样/保持电路的输出uS的波形。从图中可以清楚地看出，在采样时间内，uS=uA；在采样间隔时间TS-内，uS保持不变，因而其波形呈阶梯状。T
35、S-这段时间正是供后级电路对uO实现量化和编码的时间。2 量化和编码量化和编码 数字信号不仅在时间上是离散的，而且在取值上也不连续，即数字信号的取值必须为某个规定的最小数量单位的整数倍。因此，为了将模拟信号转换成数字信号，还必须将采样/保持电路输出的采样值按照某种近似方式归并到相应的离散电平上，也就是将模拟信号在取值上离散化，我们把这个过程称为量化。将量化后的结果（离散电平）用数字代码来表示，称为编码。于单极性模拟信号，一般采用自然二进制编码；对于双极性模拟信号，则通常采用二进制补码。经过编码后得到的代码就是A/D转换器输出的数字量。在量化过程中，量化结果（离散电平）都是其中一个最小离散电平的
36、整数倍，我们将这个最小离散电平值称为量化单位，记作。它也就是数字量的最低有效位LSB的1所代表的模拟电压值。由于采样/保持电路输出的信号在取值上是连续的，不可能所有的采样值都恰好为量化单位的整数倍，所以量化前后不可避免地存在着误差，这种误差称为量化误差，用表示。量化可以按两种近似方式进行：只舍不入量化方式和有舍有入（四舍五入）量化方式。下面以3位A/D转换器为例来说明这两种方式，设采样值的变化范围是08 V。只舍不入量化方式如图6-19所示。当采样/保持电路输出的电压uS介于两个量化电平之间时，采用取整的方法将其归并为较低的量化电平。例如，无论uS=5.9 V还是uS=5.1 V，都将其归并为
37、5 V的量化电平，输出的编码都为101。可见，采用只舍不入量化方式，最大误差max等于量化单位。图 6-19 只舍不入量化方式 四舍五入量化方式如图6-20所示。当采样/保持电路输出的电压uS介于两个量化电平之间时，采用四舍五入的方式将其归并为最相近那个量化电平。例如，若uS=5.49 V，就将其归并为5 V的量化电平，输出的编码为101；若uS=5.50 V，就将其归并为6 V的量化电平，输出的编码为110。可见，采用四舍五入量化方式，最大量化误差max只有量化单位的一半（/2），比只舍不入量化方式的最大量化误差小。所以，目前大多数的A/D转换器都采用这种量化方式。图 6-20 四舍五入量化
38、方式000001010011100101110111量化电平/V编码0123456712345678uS/V 量化误差是A/D转换的固有误差，只能减小，不能完全消除。减小量化误差的主要措施就是减小量化单位。但是当输入模拟电压的变化范围一定时，量化单位越小就意味着量化电平的个数越多，编码的位数越大，电路也就越复杂。前面介绍了A/D转换的四个基本过程，对各种类型的ADC而言，采样与保持电路的基本原理都是一样的，它们之间的差别主要反映在ADC的核心部分量化和编码电路上。所以下面介绍各种A/D转换技术时，将主要介绍这部分电路。6.2.2 常用模常用模/数转换技术数转换技术 实现A/D转换的方法很多，按
39、照工作原理的不同可以分成直接A/D转换和间接A/D转换两类。直接A/D转换是将模拟信号直接转换成数字信号，比较典型的有并行比较型A/D转换和逐次逼近型A/D转换。间接A/D转换是先将模拟信号转换成某一中间变量（时间或频率），然后再将中间变量转换成数字量。比较典型的有双积分型A/D转换和电压-频率转换型A/D转换。1并行比较型并行比较型ADC电路电路图 6-21 并行比较型ADC电路 图6-21是3位并行比较型ADC的原理图，它由电阻分压器、电压比较器A1A7、寄存器和编码电路四部分构成。基准电压UREF经电阻分压器分压后，产生各电压比较器的参考电压：u1=UREF/16，u2=3UREF/16
40、，u3=5UREF/16，u4=7UREF/16，u5=9UREF/16，u6=11UREF/16，u7=13 UREF/16。由这些参考电压值可以看出，该A/D转换电路采用的是有舍有入的量化方式，量化单位=2UREF/16，在015 UREF/16范围内的模拟电压的最大量化误差max=/2=UREF/16。各电压比较器的参考电压由反相输入端输入，正相输入端为ADC输入模拟电压的采样值uS。当uS大于某电压比较器的参考电压时，该电压比较器输出高电平，反之则输出低电平。输入模拟电压值与电压比较器输出结果之间的关系列在表6-2中。例如，若uS在7UREF/169UREF/16之间，且uS9UREF
41、/16，则七个比较器的输出分别为：C1=C2=C3=C4=1、C5=C6=C7=0，所对应的量化电平为4UREF/8。表表6-2 3位并行位并行ADC模拟电压和输出编码转换关系表模拟电压和输出编码转换关系表 在时钟脉冲CP的上升沿，将电压比较器的比较结果存入相应的D触发器中，供编码电路进行编码。编码电路是一个组合逻辑电路，根据表6-2中所列的比较器输出与编码输出之间的对应关系，我们可以求出编码电路输出的逻辑表达式：12345670246142QQQQQQQDQQQDQD 在并行比较型A/D转换电路中，由于模拟电压uS是同时送到各电压比较器与相应的参考电压进行比较的，因此其转换速度仅受比较器、D
42、触发器和编码电路延迟时间的限制，转换时间一般为ns级。并行比较型ADC是目前最快的一种A/D转换电路，为高速集成ADC所广泛采用。另外，由于比较器和D触发器同时兼有采样和保持的功能，因此在这种A/D转换电路中不需要采样/保持电路，这是并行比较型A/D转换电路的另一个优点。并行比较型ADC的缺点是转换精度不易做得很高，主要因为输出编码每增加一位，分压电阻、比较器和触发器的数量都要成倍增长，编码电路也更加复杂。例如，对于n位并行比较型ADC，它需要2n个分压电阻、（2n1）个比较器和（2n1）个D触发器。而且随着电路元件的增多，元件之间的一致性也很难得到保证。2逐次逼近型逐次逼近型ADC电路电路图
43、 6-22 逐次逼近型ADC电路 在时钟脉冲CP的作用下，逻辑控制电路产生转换控制信号C1，其作用是：当C1=1时，采样/保持电路采样，采样值uS跟随输入模拟电压uI变化，A/D转换电路停止转换，将上一次转换的结果经输出电路输出；当C1=0时，采样/保持电路停止采样，输出电路禁止输出，A/D转换电路开始工作，将由比较器A的反相端输入的模拟电压采样值转换成数字信号。逐次逼近型ADC电路实现A/D转换的基本思想是“逐次逼近”（或称“逐位比较”），也就是由转换结果的最高位开始，从高位到低位依次确定每一位的数码是0还是1。在转换开始之前，先将n位逐次逼近寄存器SAR清零 在第一个CP作用下，将SAR的
44、最高位置1，寄存器输出为10000。这个数字量被D/A转换器转换成相应的模拟电压uO，经偏移/2后得到uO=uO-/2，然后将它送至比较器的正相输入端与ADC输入模拟电压的采样值uS相比较。如果uOuS，则比较器的输出C=1，说明这个数字量过大了，逻辑控制电路将SAR的最高位复0；如果uO uS，则比较器的输出C=0，说明这个数字量小了，SAR的最高位将保持1不变。这样就确定了转换结果的最高位是0还是1。在第二个CP作用下，逻辑控制电路在前一次比较结果的基础上先将SAR的次高位置1，然后根据uO和uS的比较结果确定SAR次高位的1是保留还是清除。在CP的作用下，按照同样的方法一直比较下去，直到
45、确定了最低位是0还是1为止。这时SAR中的内容就是这次A/D转换的最终结果。下面我们以一个例子具体说明A/D转换的过程。【例6-1】在图6-22电路中，若基准电压UREF=-8 V，n=3。当采样-保持电路输出电压uS=4.9 V时，试列表说明逐次逼近型ADC电路的A/D转换过程。解解 由UREF=-8 V，n=3可求得量化单位：VUnREF12|偏移电压为/2=0.5 V。当uS=4.9 V时，逐次逼近型ADC电路的A/D转换过程如表6-3所示。表表6-3 例例6-1逐次逼近型逐次逼近型ADC电路的电路的A/D转换过程表转换过程表 转化的结果D2D1D0=101，其对应的量化电平为5 V，量
46、化误差=0.1 V。如果不引入偏移电压，则按照上述过程得到的A/D转换结果D2D1D0=100，对应的量化电平为4 V，量化误差=0.9 V。可见，偏移电压的引入是将只舍不入的量化方式变成了有舍有入的量化方式。与并行比较型ADC电路相比，逐次逼近型ADC电路的转换速度要慢很多，完成一次n位的转换必须经过（n1）个时钟周期。当时钟脉冲的频率一定时，ADC的位数越多，完成一次转换所需的时间越长。而时钟最高频率则主要受逐次比较器、逼近型寄存器和D/A转换器延迟时间的限制。但逐次逼近型ADC电路比并行比较型ADC电路简单，无论位数如何增加，都只用一个比较器，仅需要增加逼近型寄存器和D/A转换器的位数就
47、可以了，所以比较容易做到较高的精度。因此，逐次逼近型ADC电路广泛应用于高精度、中速以下的集成ADC中。3 双积分型双积分型ADC电路电路 双积分型ADC电路是一种间接A/D转换电路。它的转换原理是先把模拟电压转换成与之成正比的时间变量T，然后在时间T内对固定频率的时钟脉冲计数，计数的结果就是正比于模拟电压的数字量。图6-23所示为双积分型ADC电路的原理框图，它主要由积分器、过零比较器、计数器/定时器、逻辑控制电路和模拟开关构成。图 6-23 双积分型ADC电路 积分器是转换器的核心部分，它由运算放大器和RC网络构成，积分常数=RC。积分器的输入端接单刀双掷模拟开关S1，在逻辑控制电路的作用
48、下，S1在不同的阶段分别将极性相反的模拟电压uI和基准电压UREF接入积分器进行积分。过零比较器的反相输入端接积分器的输出uO，正相输入端接地。即当uO0时，过零比较器的输出C=1，使时钟脉冲通过与门加到计数器的时钟输入端；当uO0时，过零比较器的输出C=0，计数器的时钟输入端无时钟信号。下面我们以正极性的直流电压信号为例，说明双积分型ADC电路的A/D转换过程。+在转换开始之前，逻辑控制电路输出控制信号，使计数器清零，同时使开关S2闭合，电容C完全放电。当开关S2打开时，就开始进行A/D转换，整个转换过程包含两次积分，故称为双积分型ADC电路。第一次积分对模拟电压uI的固定时间T1积分。设时
49、间t=0时，开关S1将模拟电压uI接入积分器开始积分，积分器输出uO的变化如图6-24中T1段所示。由于uO0，所以过零比较器输出C=1，时钟脉冲CP通过与门加到计数器的时钟输入端，数器从0开始计数。在2n个时钟脉冲过后（n为计数器的位数），计数器又回到0，这时逻辑控制电路使开关S1切换到基准电压UREF上，第一次积分结束。第一次积分所用的时间T1=2nTCP其中TCP是时钟脉冲的周期。当第一次积分结束时，积分器输出的电压为CPnIITITTuRCTuRCdtuRCU21111011(6-28)第二次积分对基准电压UREF的反向积分。当时间t=t1时，开关S1将极性为负的基准电压UREF接入积
50、分器开始反向积分，积分器输出uO的变化如图6-24中T2段所示。计数器从0开始重新计数。当时间t=t2时，uO的电压线性上升到0，比较器输出C=0，与门关闭，计数器停止计数，第二次积分过程也告结束，计数器的数值D就是A/D转换输出的数字量。t2时刻的电压可写为01)(2112ttREFTOdtURCUtu(6-29)于是有:CPnREFITUuttT2122(6-30)nREFICPUuTTD22(6-31)由式6-31可以看出，数字量D与uI的大小成正比。图6-24 双积分型ADC电路各点的波形 【例例6-2】在图6-23电路中，设基准电压UREF=-10 V，计数器的位数n=10，则完成一
