1、4.1 4.1 逻辑代数运算规则逻辑代数运算规则4.2 4.2 逻辑函数的表示与化简逻辑函数的表示与化简4.3 4.3 集成门电路集成门电路4.4 4.4 组合逻辑电路组合逻辑电路4.5 4.5 集成触发器集成触发器4.6 4.6 时序逻辑电路时序逻辑电路4.7 4.7 存储器存储器* *4.8 4.8 可编程逻辑器件可编程逻辑器件(PLD)(PLD)* *4.9 4.9 应用举例应用举例第第4 4章章 数字集成电路数字集成电路电子信号概述概述模拟信号数字信号模拟信号:在时间和数值上都连续变化的信号数字信号:在时间和数值上都离散的信号集成电路概述概述 是60年代初期发展起来的一种新型半导体器件
2、。它是经过氧 化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成一 定功能的电路所需的半导体管、电阻、电容等元件及它们之间的连接导线全部集成在一小片硅片上，然后封装在一个管 壳内的电子器件。其封装外形有圆壳形、扁平形或直插式等 多种。集成电路概述概述模拟集成电路数字集成电路 逻辑代数又称布尔代数，是研究逻辑关系的一种数学工具，被广泛应用与数字电路的分析与设计。逻辑代数表示的是逻辑关系，它的变量取值只有1和0，表示两个相反的逻辑关系。4.1 4.1 逻辑代数运算规则逻辑代数运算规则 逻辑代数有三种基本的逻辑运算：与运算、或运算和非运算，其他的各种逻辑运算都可以由这三种基本运算组成4.1 4.1
3、逻辑代数运算规则逻辑代数运算规则重叠律 A+A=A ，A A=A自等律 A+0=A , A 1=A0-1律 A0=0，A+1=1交换律：A+B=B+A ,AB=BA互补律 A+A=1 , A A=04.1 4.1 逻辑代数运算规则逻辑代数运算规则结合律：A+(B+C)=(A+B)+C （AB)C=A(BC)分配律：A(B+C)=AB+AC，A+BC=(A+B)(A+C)还原律 A=A吸收定律：A+AB=A ，A（A+B）=A, A+AB=A+B反演律：ABC=A+B+C A+B+C=A B C逻辑代数运算规则的证明4.1 4.1 逻辑代数运算规则逻辑代数运算规则方法一：用逻辑状态表加以证明，即
4、等号两 边表达式的逻辑状态表完全相等， 等式成立。方法二：利用已有的公式证明。如:(A+B）（A+C）=AA+AC+BA+BC =A+AC+AB+BC =A(1+C+B）+BC=A+BC4.2.1 逻辑函数的表示方法4.2.2 逻辑函数的代数化简法4.2 4.2 逻辑函数的表示与化简逻辑函数的表示与化简概述 当一组输出变量（因变量）与一组输入变量（自当一组输出变量（因变量）与一组输入变量（自变量）之间的函数关系是一种逻辑关系时，称为逻变量）之间的函数关系是一种逻辑关系时，称为逻辑函数。一个具体事物的因果关系就可以用逻辑函辑函数。一个具体事物的因果关系就可以用逻辑函数表示。数表示。 逻辑表达式：
5、用基本运算符号列出输入、输出变逻辑表达式：用基本运算符号列出输入、输出变 量间的逻辑代数式量间的逻辑代数式 逻辑状态表：列出输入、输出变量的所有逻辑状态逻辑状态表：列出输入、输出变量的所有逻辑状态逻辑图：逻辑图：用逻辑符号表示输入、输出变量间的逻用逻辑符号表示输入、输出变量间的逻 辑关系辑关系 4.2.1 逻辑函数的表示方法4.2.1 逻辑函数的表示方法 例例4.2.14.2.1：设一个三输入变量的偶数判别电路，输：设一个三输入变量的偶数判别电路，输入变量为入变量为A A，B B，C C，输出变量为，输出变量为F F。当输入变量中有偶。当输入变量中有偶数个数个1 1时，时，F F=1=1；有奇
6、数个；有奇数个1 1时，时，F F=0=0。试用不同的逻辑。试用不同的逻辑函数表示法来表示。函数表示法来表示。 三个输入变量的最小项有三个输入变量的最小项有 2 23 3 = = 8 8个，即有个，即有8 8 个组合状态，将这个组合状态，将这 8 8 个组合状态的输入，输出变量都个组合状态的输入，输出变量都列出来，就构成了逻辑状态表，列出来，就构成了逻辑状态表，如表所示。如表所示。解：解： ( 1 )( 1 )逻辑状态表逻辑状态表输 入输 出A B CF 0 0 0 10 0 0 1 0 0 1 00 0 1 00 1 0 00 1 0 00 1 1 10 1 1 11 0 0 01 0 0
7、01 0 1 11 0 1 11 1 0 11 1 0 11 1 1 01 1 1 04.2.1 逻辑函数的表示方法 把逻辑状态表中的输入，输把逻辑状态表中的输入，输出变量写成与出变量写成与或形式的逻辑表或形式的逻辑表达式，将达式，将F F = 1 = 1的各状态表示成全的各状态表示成全部输入变量的与函数，并将总输部输入变量的与函数，并将总输出表示成这些与项的或函数。例出表示成这些与项的或函数。例中的逻辑表达式：中的逻辑表达式：( 2 )( 2 )逻辑表达式逻辑表达式输 入输 出A B CF 0 0 0 10 0 0 1 0 0 1 00 0 1 00 1 0 00 1 0 00 1 1 10
8、 1 1 11 0 0 01 0 0 01 0 1 11 0 1 11 1 0 11 1 0 11 1 1 01 1 1 0F =A B C + A B C + A B C + A B C4.2.1 逻辑函数的表示方法 若将逻辑表达式中的逻辑运算关系用相应的图形符若将逻辑表达式中的逻辑运算关系用相应的图形符号并适当加以连接，则构成逻辑图。号并适当加以连接，则构成逻辑图。( 3 )( 3 )逻辑图逻辑图 为什么要化简逻辑函数？为什么要化简逻辑函数？ 可以更方便、更直观地分析其逻辑关系，而且可以更方便、更直观地分析其逻辑关系，而且在设计具体的逻辑电路时所用的元件数也会最少，在设计具体的逻辑电路时所
9、用的元件数也会最少，从而可以降低成本，提高可靠性。从而可以降低成本，提高可靠性。4.2.2 逻辑函数的代数化简法4.2.2 逻辑函数的代数化简法 为什么要化简逻辑函数？为什么要化简逻辑函数？ 可以更方便、更直观地分析其逻辑关系，而且可以更方便、更直观地分析其逻辑关系，而且在设计具体的逻辑电路时所用的元件数也会最少，在设计具体的逻辑电路时所用的元件数也会最少，从而可以降低成本，提高可靠性。从而可以降低成本，提高可靠性。化简方法化简方法代数化简法：代数化简法： 就是利用逻辑代数的基本运算规则来化简逻辑就是利用逻辑代数的基本运算规则来化简逻辑函数。函数。4.2.2 逻辑函数的代数化简法 代数化简法的
10、实质：代数化简法的实质： 是对逻辑函数作等值变换，通过变换使与是对逻辑函数作等值变换，通过变换使与- -或或表达式的与项最少，以及在满足与项最少的条件表达式的与项最少，以及在满足与项最少的条件下，每个与项的变量数最少。下，每个与项的变量数最少。4.2.2 逻辑函数的代数化简法 代数化简法中经常使用的方法：代数化简法中经常使用的方法： 2 2、吸收法、吸收法 利用公式利用公式 A+AB=AA+AB=A，消去多余项。例如：，消去多余项。例如：F=ABC+ABC+AB=AB(C+C)+AB=AB+AB=AF AB AC BD A B AC BD A(1 C) B(1 D) A B 1 1、合并项法、
11、合并项法 利用公式利用公式 AB+AB=AAB+AB=A，把两项合并成一项。例如：，把两项合并成一项。例如：4.2.2 逻辑函数的代数化简法 代数化简法中经常使用的方法：代数化简法中经常使用的方法： 3 3、消去法、消去法 利用公式利用公式 A+AB=A+BA+AB=A+B，消去多余变量。，消去多余变量。例如：例如：FACABBCBDAC(AC)BBDACACBBDACBBDACBD4.2.2 逻辑函数的代数化简法 代数化简法中经常使用的方法：代数化简法中经常使用的方法： 4 4、配项法、配项法利用公式利用公式 A+A=1A+A=1，可在某一与项中乘以，可在某一与项中乘以A+AA+A，展，展开
12、后消去多余项。也可利用开后消去多余项。也可利用A+A=AA+A=A，将某一与项重，将某一与项重复配置，分别与有关与项合并，进行合化简。复配置，分别与有关与项合并，进行合化简。4.2.2 逻辑函数的代数化简法 代数化简法中经常使用的方法：代数化简法中经常使用的方法：配项法的例子配项法的例子FACACBCBCAC(BB)ACBC(AA)BCABCABCACABCABCBCBC(A1)AB(CC)AC(1B)BCABAC4.2.2 逻辑函数的代数化简法 代数化简法中经常使用的方法：代数化简法中经常使用的方法： 注意：上例中，如果对第注意：上例中，如果对第2 2项项 及第及第4 4项项进行配项，则化简
13、结果为进行配项，则化简结果为 。 可可见，对于一个逻辑函数可以得到不同的化简结果，这见，对于一个逻辑函数可以得到不同的化简结果，这每一个结果都是最简的。每一个结果都是最简的。ACBCACBCAB4.2.2 逻辑函数的代数化简法 例题例题4.2.1 4.2.1 试化简逻辑函数试化简逻辑函数FABABADACBDACEFBEF 解解 ()(1FABABADACBDACEFBEFA BBADACBDACEFBEFAADACBDACEFBEFADCEFACBDBEFAACBDBEFACBDBEF合并法）（吸收法）（消去法）4.3.1 TTL门电路4.3.2 CMOS门电路4.3 4.3 集成门电路集成
14、门电路门电路：是数字电路的基本逻辑单元门电路：是数字电路的基本逻辑单元概述门电路门电路TTLTTL门电路门电路CMOSCMOS门电路门电路 为了正确应用集成门电路，除了掌握各种门电为了正确应用集成门电路，除了掌握各种门电路的逻辑功能以外，还必须了解它们的基本特性和路的逻辑功能以外，还必须了解它们的基本特性和主要参数主要参数几种门电路的图形符号和逻辑功能几种门电路的图形符号和逻辑功能 AF ABF BAFBABAFBA 名称图形符号逻辑表达式功能说明与门F=AB输入全1，输出为1输入有0，输出为0或门F=A+B输入有1，输出为1输入全0，输出为0非门输入为1，输出为0输入为0，输出为1与非门输入
15、全1，输出为0输入有0，输出为1或非门输入有1，输出为0输入全0，输出为1异或门输入相异，输出为1输入相同，输出为0ABF&ABF&ABF1AF1ABF1ABF=1TTLTTL门电路：是晶体管门电路：是晶体管- -晶体管逻辑门电路的简称晶体管逻辑门电路的简称TTLTTL门电路的特点：门电路的特点：工作速度快，带负载能力强，抗干扰性能好等。工作速度快，带负载能力强，抗干扰性能好等。4.3.1 TTL门电路TTL与非门电路结构结构（1 1）工作原理）工作原理:TTL与非门电路 (1) (1)若输入端若输入端A A、B B、C C全部为高电平（设输入电压全部为高电平（设输入电压U UIHIH=3.6
16、V=3.6V），），T2T2和和T5T5饱和导通，饱和导通，U UB1B12.1V2.1V，U UB3=B3=U UCES2+CES2+U UBE5BE5= =（0.3+0.70.3+0.7）V=1VV=1V，T3T3导通，导通，T4T4截止，截止，U UO O= =U UCESCES=0.3V=0.3V，输出端，输出端F F为低电平！为低电平！（1 1）工作原理）工作原理:TTL与非门电路 (2) (2)若输入端有一个或几个为低电平（设若输入端有一个或几个为低电平（设U UILIL=0.3V=0.3V），），U UB1B1= =U UBEBE=0.7V=0.7V，T1T1处于深度饱和状态处于
17、深度饱和状态, , U UB2B20.3V 0.3V ，故，故T2T2、T5T5截止，此时截止，此时U UO O= =U UCCCC- -U UBE3BE3- -U UBE4BE4- -U UR2R2U UCCCC- -U UBE3BE3- -U UBE4BE4= =（5-0.7-0.75-0.7-0.7）V V 3.6V3.6V，输出，输出F F为高电平。为高电平。结论结论: :电路具有与非功能。即只有输入全是高电平电路具有与非功能。即只有输入全是高电平时，输出才为低电平；若输入有一个或几个为低时，输出才为低电平；若输入有一个或几个为低电平，输出就为高电平。电平，输出就为高电平。（2 2）电
18、压传输特性）电压传输特性TTL与非门电路 描述了与非门的输出电压与输入电压之间的描述了与非门的输出电压与输入电压之间的关系。关系。如果把与非门的一个输入端接一个可变的如果把与非门的一个输入端接一个可变的直流电源，其余输入端接高电平，当输入电压直流电源，其余输入端接高电平，当输入电压U UI I从零逐渐增加到高电平，输出电压便会作出相应从零逐渐增加到高电平，输出电压便会作出相应的变化，就可以得到的变化，就可以得到TTLTTL与非门的电压传输特性曲与非门的电压传输特性曲线。线。（2 2）电压传输特性）电压传输特性TTL与非门电路 当当UI从零开始增加时，从零开始增加时，在一定范围内输出的高电在一定
19、范围内输出的高电平基本不变；平基本不变； 当当UI上升到一定数值上升到一定数值后，输出很快下降为低电后，输出很快下降为低电平；平； 如如UI继续增加，输出继续增加，输出低电平基本不变。低电平基本不变。 （3 3）主要参数）主要参数TTL与非门电路输出高电平输出高电平U UOHOH和输出低电平和输出低电平U UOLOL。U UOHOH是指输入至少有一个为低电平时是指输入至少有一个为低电平时的输出电平；的输出电平；U UOLOL是指输入端全为高电平时的输出是指输入端全为高电平时的输出电平。电平。在实际应用中，通常规定了高电平在实际应用中，通常规定了高电平的下限值及低电平的上限值。的下限值及低电平的
20、上限值。例如例如TTLTTL与非门当与非门当U UCC=5VCC=5V时，时，U UOH2.4VOH2.4V，U UOL0.4VOL0.4V。（3 3）主要参数）主要参数TTL与非门电路开门电平开门电平UON和关门电平和关门电平UOFF。 开门电平开门电平UON是指输出电平刚刚是指输出电平刚刚下降到输出低电平的上限值时的输下降到输出低电平的上限值时的输入电平，它是保证与非门的输出为入电平，它是保证与非门的输出为低电平时的输入高电平下限值。低电平时的输入高电平下限值。（3 3）主要参数）主要参数TTL与非门电路开门电平开门电平UON和关门电平和关门电平UOFF。 关门电平关门电平UOFF是指输出
21、电平刚刚是指输出电平刚刚上升到输出高电平的下限值时的输上升到输出高电平的下限值时的输入电平，它是保证与非门的输出为入电平，它是保证与非门的输出为高电平时的输入低电平上限值。对高电平时的输入低电平上限值。对TTL与非门，一般规定与非门，一般规定UON=1.8V，UOFF=0.8V（3 3）主要参数）主要参数TTL与非门电路输入低电平噪声容限输入低电平噪声容限U UNLNL和输入高电平噪声容限和输入高电平噪声容限U UNHNH。 噪声容限表征了与非门电路的抗干扰能力。噪声容限表征了与非门电路的抗干扰能力。 U UNLNL表征了输入低电平（表征了输入低电平（U UILIL= =U UOLOL）时，允
22、许的最大噪声，）时，允许的最大噪声，显然显然: : U UNLNL= =U UOFFOFF- -U UOLOL U UNHNH表征了输入高电平（表征了输入高电平（U UIH IH = =U UOHOH）时，允许的最大噪）时，允许的最大噪声，显然声，显然: : U UNHNH= =U UOHOH- -U UONON（3 3）主要参数）主要参数TTL与非门电路扇出系数扇出系数N N0 0 扇出系数扇出系数N N0 0是指一个与非门能带同类门的最大数目，是指一个与非门能带同类门的最大数目，它表示与非门的带负载能力。对它表示与非门的带负载能力。对TTLTTL与非门而言，手与非门而言，手册规定册规定N
23、N0 088。（3 3）主要参数）主要参数TTL与非门电路平均传输延迟时间平均传输延迟时间t tpdpd 平均传输延迟时间平均传输延迟时间t tpdpd 是指是指输输出脉冲相对于输入脉冲来说的平出脉冲相对于输入脉冲来说的平均传输延迟时间均传输延迟时间: : t tpdpd= =（t tpHLpHL+ +t tpLHpLH）/2/2它表示门电路的开关速度，它表示门电路的开关速度，tpdtpd越越小，开关速度越快。小，开关速度越快。三态门的作用三态门的作用:TTL与三态非门电路 如果把几个逻辑门的输出端都接到同一根传输线如果把几个逻辑门的输出端都接到同一根传输线上，要求每个逻辑门能在不同时刻轮流向
24、传输线传送上，要求每个逻辑门能在不同时刻轮流向传输线传送信号，这就需要对每个逻辑门进行分时控制信号，这就需要对每个逻辑门进行分时控制. .这种带这种带有控制端的逻辑门就是三态门。有控制端的逻辑门就是三态门。 结构结构TTL与三态非门电路工作原理工作原理TTL与三态非门电路(1)(1)当控制信号当控制信号 时，时，P P=1=1，D D截止，与普通与截止，与普通与非门一样非门一样, ,F F = = 。(2)(2)当控制信号当控制信号 时时 ，P P=0=0，多发射极晶体，多发射极晶体管管T T1 1有一个输入端为低电平，所以有一个输入端为低电平，所以T T2 2、T T5 5截止，截止，同时二
25、级管同时二级管D D导通，导通，T T3 3基极电位也变低，所以基极电位也变低，所以T T4 4截截止。因止。因T T4 4、T T5 5都截止，输出端都截止，输出端F F便被悬空，呈现高便被悬空，呈现高阻状态。阻状态。所以三态门有三种状态：高阻态、低电平和高电所以三态门有三种状态：高阻态、低电平和高电平。平。0ENAB1EN图形符号图形符号TTL与三态非门电路 在（在（a a）图中）图中 时，时，F F为高阻态，在为高阻态，在 时时F F= = ，故称为控制端低电平时有效的三态与非门。，故称为控制端低电平时有效的三态与非门。 AB1EN0EN 在（在（a a）图中）图中EN=0时，时，F F
26、为高阻态，在为高阻态，在EN=1 时时F F= = ，故称为控制端低电平时有效的三态与非门。，故称为控制端低电平时有效的三态与非门。 AB三态门的应用三态门的应用TTL与三态非门电路 三态门接于总线，可实现数据三态门接于总线，可实现数据或信号的轮流传送。或信号的轮流传送。 MOS MOS型数字集成电路可分为型数字集成电路可分为NMOSNMOS电路、电路、PMOSPMOS电路和电路和CMOSCMOS电路。电路。 CMOSCMOS电路是互补（电路是互补（CompletementaryCompletementary）MOSMOS电路的电路的简称。所谓简称。所谓“互补互补”是从电路结构来说的，它是由两
27、是从电路结构来说的，它是由两种不同类型的种不同类型的MOSMOS管组合而成的门电路，由管组合而成的门电路，由P P沟道增强沟道增强型型MOSMOS管作为负载管，由管作为负载管，由N N沟道增强型沟道增强型MOSMOS管作为驱动管。管作为驱动管。 CMOSCMOS电路具有电路简单、输入电阻高、功耗小、电路具有电路简单、输入电阻高、功耗小、带负载能力强、抗干扰能力强、允许电源波动范围大、带负载能力强、抗干扰能力强、允许电源波动范围大、工作速度与工作速度与TTLTTL接近等优点，从而获得广泛运用。接近等优点，从而获得广泛运用。 4.3.2 CMOS门电路三态门的应用三态门的应用CMOS非门 三态门接
28、于总线，可实现数据三态门接于总线，可实现数据或信号的轮流传送。或信号的轮流传送。结构结构CMOS非门工作原理工作原理设：设：u ui i = 0 = 0，则：则：T T2 2 导通，导通，T T1 1 截止，截止， u uo o U UDDDD设：设： u ui i = = U UDDDD ，则：则：T T1 1 导通，导通，T T2 2 截止，截止，u uo o 0 0该电路具有非门功能该电路具有非门功能结构结构CMOS或非门工作原理工作原理当当A A、B B均为低电平时，均为低电平时，T T3 3、T T4 4导通；导通；T T1 1、T T2 2截止，输出端截止，输出端F F为高电平。为
29、高电平。当当A A、B B至少有一个为高电平时，至少有一个为高电平时，T T3 3和和T T4 4至少有一个截止，而至少有一个截止，而T T1 1和和T T2 2至少有一个至少有一个导通，输出端导通，输出端F F为低电平。为低电平。该电路具有或非门功能该电路具有或非门功能4.4.1 组合逻辑电路的分析和设计方法4.4.2 加法器4.4.3 编码器、译码器及数字显示4.4 4.4 组合逻辑电路组合逻辑电路 把门电路按一定规律加以组合，可以构成具有各把门电路按一定规律加以组合，可以构成具有各种逻辑功能的逻辑电路。种逻辑功能的逻辑电路。 这种电路叫这种电路叫组合逻辑电路组合逻辑电路。概述 组合逻辑电
30、路的特点：组合逻辑电路的特点： 输出状态只与当前的输入状态有关，与原输出状输出状态只与当前的输入状态有关，与原输出状态无关。或者说，当输入变量选取任意一组确定的值态无关。或者说，当输入变量选取任意一组确定的值以后，输出变量的状态就唯一地被确定。以后，输出变量的状态就唯一地被确定。 组合逻辑电路的分析组合逻辑电路的分析: : 是指在逻辑电路结构给定的情况下，通过分析，是指在逻辑电路结构给定的情况下，通过分析，确定其逻辑功能。确定其逻辑功能。 组合逻辑电路的设计组合逻辑电路的设计: : 是根据实际需要的逻辑功能，设计出最简单的是根据实际需要的逻辑功能，设计出最简单的逻辑电路。逻辑电路。 4.4.1
31、 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计的流程图组合逻辑电路的分析和设计的流程图4.4.1 组合逻辑电路的分析和设计方法组合逻辑电路分析的具体步骤组合逻辑电路分析的具体步骤: :1.1.根据已知逻辑电路图写出逻辑表达式。根据已知逻辑电路图写出逻辑表达式。2.2.利用代数法对逻辑表达式进行化简，化简成最简逻利用代数法对逻辑表达式进行化简，化简成最简逻辑表达式。辑表达式。3.3.根据最简逻辑表达式列出逻辑状态表。根据最简逻辑表达式列出逻辑状态表。4.4.根据逻辑状态表分析逻辑电路的逻辑功能。根据逻辑状态表分析逻辑电路的逻辑功能。组合逻辑电路的分析 例例4.4.1 4.4.1 分析图示
32、组合逻辑电路的功能。分析图示组合逻辑电路的功能。组合逻辑电路的分析 解解: : （1 1）根据逻辑图，可写出）根据逻辑图，可写出F F的表达式为的表达式为FABAABB（2 2）化简：）化简：BABABBAABABABAABF)()(（4 4）功能：用与非门组成的异或门电路）功能：用与非门组成的异或门电路 组合逻辑电路的分析（3 3）逻辑状态表）逻辑状态表 ABF001101010110组合逻辑电路设计的具体步骤组合逻辑电路设计的具体步骤: :1.1.根据给定的逻辑功能定义相应的输入、输出变量。根据给定的逻辑功能定义相应的输入、输出变量。2.2.根据给定的逻辑功能和定义的输入、输出变量列出根据
33、给定的逻辑功能和定义的输入、输出变量列出逻辑状态表。逻辑状态表。3.3.根据逻辑状态表写出逻辑表达式。根据逻辑状态表写出逻辑表达式。4.4.利用代数法对逻辑表达式进行化简，化简成最简逻利用代数法对逻辑表达式进行化简，化简成最简逻辑表达式。辑表达式。5.5.根据最简逻辑表达式画出逻辑电路图根据最简逻辑表达式画出逻辑电路图组合逻辑电路的设计组合逻辑电路的设计 例例4.4.2 4.4.2 设计一个逻辑电路供设计一个逻辑电路供3 3人表决使用，表决人表决使用，表决按少数服从多数的原则通过。按少数服从多数的原则通过。 解解: : （1 1）设）设3 3人各有一按钮，人各有一按钮，用变量用变量A A、B
34、B、C C表示，同意时按表示，同意时按下按钮，变量取值为下按钮，变量取值为1 1，不同意，不同意时不按按钮，变量取值为时不按按钮，变量取值为0 0。F F表表示表决结果，示表决结果，F F=1=1表示通过，表示通过，F F=0=0表示不通过。表示不通过。（2 2）根据题意列出逻辑状态表）根据题意列出逻辑状态表ABCF00001111001100110101010100010111组合逻辑电路的设计（3 3）由逻辑状态表写出逻辑函数表达式，并化简）由逻辑状态表写出逻辑函数表达式，并化简（4 4）据化简后的逻辑函数表达式可以画出逻辑图）据化简后的逻辑函数表达式可以画出逻辑图 ABCCABCBABC
35、AFACBCABABCCACBBBCAA)()()(组合逻辑电路的设计（5 5）如果要求全部用与非门实现，则首先必须将与）如果要求全部用与非门实现，则首先必须将与或表达式转换成与非或表达式转换成与非- -与非表达式。转换的方法就是与非表达式。转换的方法就是利用反演律。利用反演律。 这时可以用四个与非门实现。可见一个逻辑函数这时可以用四个与非门实现。可见一个逻辑函数可以由多种形式的逻辑图来实现。可以由多种形式的逻辑图来实现。ACBCABF 加法器是算术运算电路中的基本运算单元，用于二加法器是算术运算电路中的基本运算单元，用于二进制数的加法运算。进制数的加法运算。一一. . 半加器：只求本位相加，
36、不计低位进位半加器：只求本位相加，不计低位进位1.1. 半加器逻辑状态表半加器逻辑状态表 ( ( A.BA.B: :两个相加位；两个相加位； S S：半加：半加和和 ；C C：进位数；：进位数； ）加数加数被加数被加数和和进位数进位数ABSC00110101011000012. 2. 逻辑关系式：逻辑关系式：BABASC=AB 4.4.2 加法器半加器3.3.逻辑图逻辑图图图(a)(a)是实现半加器的逻辑图是实现半加器的逻辑图图图(b)(b)是半加器的逻辑符号是半加器的逻辑符号全加器 二、全加器：两个一位二进制数相加，并考虑低二、全加器：两个一位二进制数相加，并考虑低位来的进位位来的进位1.1
37、. 全加器逻辑状态表全加器逻辑状态表 ( (A An n、B Bn n是本位的加数和被加数，是本位的加数和被加数，C Cn-1n-1是从低位来的进位数，是从低位来的进位数，S Sn n为和数，为和数，C Cn n为进位数为进位数 ）输入输入输出输出加数加数An被加数被加数Bn低位来的进位低位来的进位Cn-1和数和数Sn进位数进位数Cn0000111100110011010101010110100100010111全加器2 2、全加器的图形符号、全加器的图形符号3 3、全加器集成块：、全加器集成块：74LS18374LS183全加器4 4、两片、两片74LS18374LS183组成的组成的4 4
38、位二进制加法器位二进制加法器编码器编码器 编码编码就是用二进制代码来表示一个给定的十进制数、就是用二进制代码来表示一个给定的十进制数、字符或含义。完成这一功能的逻辑电路称为字符或含义。完成这一功能的逻辑电路称为编码器编码器。 用二进制代码来表示十进制数，称为二一十进制编用二进制代码来表示十进制数，称为二一十进制编码（码（Binary Coded Decimal,Binary Coded Decimal,简称简称BCDBCD码）。最常用的码）。最常用的一种二一种二- -十进制编码是十进制编码是8421 BCD8421 BCD码码 。4.4.3 编码器、译码器及数字显示编码器8421 BCD842
39、1 BCD码编码表码编码表十进制表十进制表8421 BCD码码DCBA01234567890000000011000011110000110011000101010101编码器8421 BCD8421 BCD码编码器的逻辑图码编码器的逻辑图 只要将拨码开关拨到需编码的十进制数对应的位只要将拨码开关拨到需编码的十进制数对应的位置，输出端置，输出端DCBADCBA就会输出相应的就会输出相应的8421 BCD8421 BCD码。码。 译码器 译码译码是编码的逆过程，即是将代码所表示的信是编码的逆过程，即是将代码所表示的信息翻译过来的过程。实现译码功能的电路称为息翻译过来的过程。实现译码功能的电路称为
40、译码译码器器。 二进制译码器：二进制译码器：将二进制代码翻译成相应信息将二进制代码翻译成相应信息的电路。的电路。 二进制译码器二进制译码器的输入是的输入是N N位二进制码，有位二进制码，有N N个输个输入端，有入端，有2 2N N组输入状态，译码器的每一个输出对应组输入状态，译码器的每一个输出对应于一组输入组合（即一个代码），所以有于一组输入组合（即一个代码），所以有2 2N N个输出个输出端，通常称为端，通常称为N N线线-2-2N N线译码器（如线译码器（如2 2线线-4-4线译码器、线译码器、3 3线线-8-8线译码器）。线译码器）。译码器双双2 2线线-4-4线译码器线译码器 TTLT
41、TL集成电路集成电路CT74LS139CT74LS139图图(a)(a)是引脚图是引脚图 图图(b)(b)是图是其中一个译码器的逻辑图。是图是其中一个译码器的逻辑图。译码器CT74LS139CT74LS139 2 2线线-4-4线译码器的逻辑状态表线译码器的逻辑状态表 ST0Y1Y2Y3Y使能使能 输入输入 输出输出 功能功能选择输入选择输入A1 A01 1 1 1 1 禁止译码禁止译码00 00 1 1 1 进行译码进行译码（输出低电平有效）（输出低电平有效）0 11 0 1 11 01 1 0 11 11 1 1 0数字显示 在数字系统中，常常需要将测量和运算的结果在数字系统中，常常需要将
42、测量和运算的结果直接按人们习惯的十进制形式显示出来。这首先要直接按人们习惯的十进制形式显示出来。这首先要对二进制数进行译码，然后由译码器驱动相应的数对二进制数进行译码，然后由译码器驱动相应的数码显示器。码显示器。七段显示器每一段表示的字母及所组成的字形：七段显示器每一段表示的字母及所组成的字形：数字显示半导体发光数码管半导体发光数码管 ： 内部含有内部含有7 7个条状发光二级管。发光二级管个条状发光二级管。发光二级管（LEDLED）含有一个）含有一个PNPN结，在正向偏置时，由于多数载结，在正向偏置时，由于多数载流子大量复合释放出能量，其中一部分转变为光能流子大量复合释放出能量，其中一部分转变
43、为光能而发光。光的颜色和所用的材料有关，有红、黄、而发光。光的颜色和所用的材料有关，有红、黄、绿等多种。其正向压降比普通二极管要大，约绿等多种。其正向压降比普通二极管要大，约1.32.4V1.32.4V。 数字显示半导体发光数码管的两种接法半导体发光数码管的两种接法 ：图图(a)(a)是是共阳极接法，共阳极接法， 图图(b)(b)是是共阴极接法共阴极接法 。数字显示8421 BCD8421 BCD码码- -七段译码器的七段译码器的逻辑状态表逻辑状态表 （假设（假设共阴共阴极接法极接法 ）输入输入输出输出显示的十进制数显示的十进制数D C B AD C B Aa b c d e f ga b c
44、 d e f g0 0 0 00 0 0 00 0 0 10 0 0 10 0 1 00 0 1 00 0 1 10 0 1 10 1 0 00 1 0 00 1 0 1 0 1 0 1 0 1 1 00 1 1 00 1 1 10 1 1 11 0 0 01 0 0 01 0 0 11 0 0 11 1 1 1 1 1 01 1 1 1 1 1 00 1 1 0 0 0 00 1 1 0 0 0 01 1 0 1 1 0 11 1 0 1 1 0 11 1 1 1 0 0 11 1 1 1 0 0 10 1 1 0 0 1 10 1 1 0 0 1 11 0 1 1 0 1 11 0 1 1
45、 0 1 11 0 1 1 1 1 11 0 1 1 1 1 11 1 1 0 0 0 01 1 1 0 0 0 01 1 1 1 1 1 11 1 1 1 1 1 11 1 1 1 0 1 11 1 1 1 0 1 10 01 12 23 34 45 56 67 78 89 9数字显示TTLTTL集成电路集成电路CT74LS248 BCDCT74LS248 BCD七段译码器与共阴极七段译码器与共阴极半导体发光数码管连接的示意图半导体发光数码管连接的示意图 数字显示CT74LS248CT74LS248控制测试端控制测试端LTLT、RBIRBI、BIBI的作用的作用LT RBI BILT RBI
46、 BI 作用作用显示显示0 0 1 1 试灯试灯8 8 0 0灭灯灭灯全灭全灭1 0 11 0 1灭零灭零灭灭0 01 1 11 1 1显零显零0 04.5.1 基本RS触发器4.5.2 同步RS触发器和D锁存器4.5.3 正边沿触发的D触发器4.5.4 负边沿触发的JK触发器4.5 4.5 集成触发器集成触发器 时序逻辑电路时序逻辑电路：它的输出不仅与当前时刻的输入：它的输出不仅与当前时刻的输入状态有关，而且与电路原来的状态有关。状态有关，而且与电路原来的状态有关。概述 集成触发器：集成触发器：是组成时序逻辑电路的基本部件。是组成时序逻辑电路的基本部件。 集成触发器的特点：集成触发器的特点：
47、（1 1）触发器具有触发器具有0 0和和1 1两个稳定状态，在触发信号作两个稳定状态，在触发信号作用下，可以从原来的一种稳定状态转换到另一种稳定用下，可以从原来的一种稳定状态转换到另一种稳定状态。状态。（2 2）触发器的输出状态不仅和当时的输入有关，而）触发器的输出状态不仅和当时的输入有关，而且和以前的输出状态有关，这是触发器和门电路的最且和以前的输出状态有关，这是触发器和门电路的最大区别。大区别。结构结构：SRQQQ 、 为输入端，为输入端， 、 为输出端，为输出端，正常工作时正常工作时 与与 的电平是相的电平是相反的。反的。Q4.5.1 基本RS触发器4.5.1 基本RS触发器 工作原理工
48、作原理：（1 1） 当当S S=1、R R=0=0时，时，G2G2门的输出门的输出Q Q=1=1，反馈到，反馈到G1G1门，使门，使G1G1门的两个输门的两个输入均为入均为1 1，输出，输出Q Q=0=0。Q Q=0=0又反馈到又反馈到G2G2门的输入端，保证门的输入端，保证Q Q=1=1。此时即使。此时即使R R=0=0的信号撤掉（即由的信号撤掉（即由0 0变变1 1），触发），触发器的状态不变，这就是触发器的记器的状态不变，这就是触发器的记忆功能。忆功能。Q Q=0=0、Q Q=1=1时，称触发器处时，称触发器处于于0 0状态状态。4.5.1 基本RS触发器 工作原理工作原理：（2 2）
49、当当S S=1、R R=0=0时，时，Q Q=1=1、Q Q=0=0时，时，称触发器处于称触发器处于1 1状态状态。（3 3） 当当S S=1=1、R R=0=0时，两个与非门的时，两个与非门的工作状态不受影响，触发器保工作状态不受影响，触发器保持原来的持原来的状态不变状态不变。 4.5.1 基本RS触发器（4 4） 当当S S=0=0、R R=0=0时，时， Q Q= =Q Q=1=1，是触发，是触发器的不正常状态。而且当器的不正常状态。而且当S S=0=0、R R=0=0时的信号同时撤掉后（即时的信号同时撤掉后（即S S、R R同时由同时由0 0变变1 1），由于门电路翻转），由于门电路翻
50、转速度的不确定性，触发器的状态速度的不确定性，触发器的状态将不能确定。因此在使用中应避将不能确定。因此在使用中应避免这种情况出现。免这种情况出现。4.5.1 基本RS触发器基本基本RSRS触发器的状态转换表触发器的状态转换表如果用如果用Q Qn n表示触发器原来的状态（称为原态），表示触发器原来的状态（称为原态），Q Q n+1n+1表示新的状态（称为次态），可以列出基本表示新的状态（称为次态），可以列出基本RSRS触发器触发器的逻辑状态转换表。的逻辑状态转换表。 SRQnQn+1000001不定不定0011011110001011110101SRQn+100不定不定01110011Qn基本基
