1、第第 1 1 页页第第 2 章章 门电路门电路 单项选择题单项选择题 填空题填空题第第 2 2 页页1、如果将、如果将TTL与非门作非门使用，则多余输入端的处理方法为与非门作非门使用，则多余输入端的处理方法为 ( ) 。全部接高电平全部接高电平 A部分接高电平、部分接地部分接高电平、部分接地 B全部接地全部接地 C部分接地、部分悬空部分接地、部分悬空 D分分 析析 提提 示示 与非门的输入端为相与逻辑关系。与非门的输入端为相与逻辑关系。 依逻辑式依逻辑式 A 1 = A ，多余输入端应为逻辑，多余输入端应为逻辑1，即接高电平。，即接高电平。 第第 3 3 页页2、图示电路中均为、图示电路中均为
2、CMOS门，门， 多余输入端接错的是多余输入端接错的是 ( ) 。AAB&ABBAB&AB悬空悬空CA1BBADAB1BA分分 析析 提提 示示 各门输出端所标示的关系式是所要求实现的逻辑关系。各门输出端所标示的关系式是所要求实现的逻辑关系。 图图A，实际，实际输出逻辑表达式为输出逻辑表达式为 。 图图B， CMOS门的输入端不允许悬空，电路不能正常工作。门的输入端不允许悬空，电路不能正常工作。 图图C，实际，实际输出逻辑表达式为输出逻辑表达式为 。 图图D，实际，实际输出逻辑表达式为输出逻辑表达式为 。 ABBBAYBABAY0BABBAY第第 4 4 页页3、下列各种门中，输入端、输出端可
3、以互换使用的是、下列各种门中，输入端、输出端可以互换使用的是 ( ) 。 三态门三态门 A OC门门 B CMOS传输门传输门 C TTL门门 D分分 析析 提提 示示 CMOS传输门，以传输门，以MOS管源极、漏管源极、漏 极作输入、输出端。极作输入、输出端。 因因MOS管的源极、漏极可互换使管的源极、漏极可互换使 用，所以用，所以CMOS传输门的输入、输出传输门的输入、输出 端可互换使用。端可互换使用。 CCoi/uuio/uuDDV第第 5 5 页页4、下列各种门中，输入信号即可以是数字信号又可以是模拟信号、下列各种门中，输入信号即可以是数字信号又可以是模拟信号的是的是 ( ) 。 三态
4、门三态门 A OC门门 B CMOS传输门传输门 C TTL门门 D分分 析析 提提 示示 控制端控制端 、 时，时， 输入信号输入信号 ui 的范围为的范围为 0V VDD 输出表达式为输出表达式为 1C0C01io、 CCuu高阻态)(1DDVC )V0(0Coi/uuTGio/uuCC第第 6 6 页页ABY&VCCRCD5、如图所示、如图所示OC门组成的电路，可等效为门组成的电路，可等效为( ) 。 与非门与非门 A 或非门或非门 B 与或非门与或非门 C 异或门异或门 D分分 析析 提提 示示 由图示电路写出输出逻辑表达式并变形：由图示电路写出输出逻辑表达式并变形： 输出函数和输入变
5、量为与或非逻辑关系。输出函数和输入变量为与或非逻辑关系。CDABCDABY第第 7 7 页页AA&10kBY1ABY 1BA110kBY2BAY2CAY3& 1 CDABY3BCD6、图示均为、图示均为TTL门，能实现表达式所要求逻辑功能的是门，能实现表达式所要求逻辑功能的是 ( ) 。DA=1Y4AY 4分分 析析 提提 示示 图图A，接，接10k电阻的输入端为逻辑电阻的输入端为逻辑1，输出逻辑表达式为，输出逻辑表达式为 ，和所要求的逻辑功能相同。，和所要求的逻辑功能相同。 图图B，接，接10k电阻的输入端为逻辑电阻的输入端为逻辑1，输出逻辑表达式为，输出逻辑表达式为 。 图图C，接地，接地
6、的输入端为逻辑的输入端为逻辑0，输出逻辑表达式为，输出逻辑表达式为 。 图图D， 输出逻辑表达式为输出逻辑表达式为 。ABBAY11BABAY012CDABDCBAY1003AAAY04第第 8 8 页页+VDDY& 1 A100kB7、图示为、图示为CMOS与或非门，输出逻辑表达式为与或非门，输出逻辑表达式为 ( ) 。 ABAYBABY C0Y D1Y分分 析析 提提 示示 接接 VDD 的的输入端为逻辑输入端为逻辑 1；因因 MOS 门的输入电流为门的输入电流为 0，接，接100k 电阻的输入端为逻辑电阻的输入端为逻辑 0。 输出逻辑表达式为输出逻辑表达式为 00111BAY第第 9 9
7、 页页A1TGY1BC8、图示电路中均为、图示电路中均为CMOS门，输出逻辑表达式为门，输出逻辑表达式为 ( ) 。 CCACBAY D不能正常工作不能正常工作分分 析析 提提 示示 当当C= 0时，传输门时，传输门TG为高阻态输出，后边为高阻态输出，后边 CMOS或非门的或非门的一个输入端相当于悬空，是不允许的。一个输入端相当于悬空，是不允许的。 ACBAYBCAY第第 1010 页页A&100kYEN=1BCVDD9、图示电路中均为、图示电路中均为CMOS门，输出逻辑表达式为门，输出逻辑表达式为 ( ) 。 DCACBAY)( CAAY1BCAY ABAY分分 析析 提提 示示 由各门的逻
8、辑功能有由各门的逻辑功能有 时，时， ； 时，时， 。即即 。 0CBAY1CAAY1()YAB CAC第第 1111 页页10、图示各门电路，能实现真值表所要求功能的是、图示各门电路，能实现真值表所要求功能的是 ( ) 。A B Y0 0 10 1 01 0 01 1 0真真 值值 表表AABY&VCCRB&YENABCA&BYDA1YB分分 析析 提提 示示 由真值表写出逻辑表达式由真值表写出逻辑表达式 图图A 为为OC与非门，与非门， 。 图图B为三态与非门，为三态与非门， 。 图图C为与非门，为与非门， 。 图图D为或非门，为或非门， 。 BABAYBABAY01BBAY高阻态高阻态B
9、ABABAYBAY第第 1212 页页11、OC门组成的电路如图所示，其输出逻辑表达式为门组成的电路如图所示，其输出逻辑表达式为 ( ) 。AY&VCCRCB ABCABYBBCABY C)(CBBAY DBCABY分分 析析 提提 示示 图中图中2个个OC与非门输出端并联，外接电阻和电源，为正确的与非门输出端并联，外接电阻和电源，为正确的连接方式。上边门的输出逻辑表达式为连接方式。上边门的输出逻辑表达式为 ，下边门的输出逻辑表，下边门的输出逻辑表达式为达式为 ，“线与线与”得输出函数逻辑表达式：得输出函数逻辑表达式： ABBCBCABBCABY第第 1313 页页12、 下列逻辑门中，可以实
10、现下列逻辑门中，可以实现“线与线与”逻辑的门是逻辑的门是 ( ) 。TTL与非门与非门 A OC门门B 三态输出门三态输出门 C CMOS逻辑门逻辑门D分分 析析 提提 示示 “线与线与”是指不用与门电路，而是通过将几个门的输出端并联是指不用与门电路，而是通过将几个门的输出端并联实现逻辑与关系。只有实现逻辑与关系。只有OC 门才可无条件的将几个门的输出端并联。门才可无条件的将几个门的输出端并联。 第第 1414 页页1、 门是一种输出端允许相互连接的特殊门是一种输出端允许相互连接的特殊 TTL 门电路，门电路，将多个这种门的输出端连接在一起，其总的输出为各个门输出的逻辑将多个这种门的输出端连接
11、在一起，其总的输出为各个门输出的逻辑与，这样实现的逻辑与称为与，这样实现的逻辑与称为 。 参参 考考 答答 案案OC门门 线与线与 分分 析析 提提 示示 OC门，即集电极开路门，其内部电路输出级晶体管为集电极门，即集电极开路门，其内部电路输出级晶体管为集电极开路形式。开路形式。 几个几个OC门的输出端连接在一起，在输出端即内部电路的输出门的输出端连接在一起，在输出端即内部电路的输出级晶体管集电极外接一个电源和电阻，以保证输出级晶体管正常工级晶体管集电极外接一个电源和电阻，以保证输出级晶体管正常工作，其总的输出为各个门输出的逻辑与，这种不用与门电路所实现作，其总的输出为各个门输出的逻辑与，这种
12、不用与门电路所实现的逻辑与称为的逻辑与称为“线与线与”。第第 1515 页页2、三态门除了、三态门除了“0”或或“1”两种输出状态外，还具有高阻输出的第三两种输出状态外，还具有高阻输出的第三态即态即 态，此时三态门输出端与其它电路的连接相当于态，此时三态门输出端与其它电路的连接相当于 。 参参 考考 答答 案案高阻高阻 断开断开 分分 析析 提提 示示 三态门有三种输出状态，即输出高电平（逻辑三态门有三种输出状态，即输出高电平（逻辑1）、输出低电）、输出低电平（逻辑平（逻辑0）、输出高阻态。）、输出高阻态。 高阻态输出时，门的输出端和内部相当于断开。高阻态输出时，门的输出端和内部相当于断开。第
13、第 1616 页页3、除了三态门、除了三态门 ， 也有高阻输出状态也有高阻输出状态 。 参参 考考 答答 案案CMOS传输门传输门 分分 析析 提提 示示 控制端控制端 、 时，时，NMOS 管、管、 PMOS 管均截止，输出端呈现高阻管均截止，输出端呈现高阻 状状 态。态。CCoi/uuio/uuDDV0C1C第第 1717 页页4、在三态门、在三态门、OC门和门和CMOS传输门中，需在输出端外接电源和电阻传输门中，需在输出端外接电源和电阻的是的是 。 参参 考考 答答 案案OC门门分分 析析 提提 示示 OC门，即集电极开路门，其内部电路输出级晶体管为集电极门，即集电极开路门，其内部电路输
14、出级晶体管为集电极开路形式。开路形式。 使用使用OC门时，需在输出端即内部电路的输出级晶体管集电极外门时，需在输出端即内部电路的输出级晶体管集电极外接电源和电阻，以保证输出级晶体管正常工作。接电源和电阻，以保证输出级晶体管正常工作。第第 1818 页页5、 能保证有多余输入端的任何逻辑门电路工作逻辑正确的多余输入端能保证有多余输入端的任何逻辑门电路工作逻辑正确的多余输入端处理方法是处理方法是 。 参参 考考 答答 案案和一个使用的输入端并联和一个使用的输入端并联 分分 析析 提提 示示 处理多余输入端时，将各种门分为处理多余输入端时，将各种门分为“输入端为相与关系输入端为相与关系”和和“输入端为相或关系输入端为相或关系”两大类型。两大类型。 “输入端为相与关系输入端为相与关系”门，多余输入端处理方法：门，多余输入端处理方法： 依依 A1 = A ，多余输入端接逻辑，多余输入端接逻辑1； 依依 AA =A ，多余输入端和一个使用的输入端并联，多余输入端和一个使用的输入端并联 。 “输入端为相或关系输入端为相或关系”门，多余输入端处理方法：门，多余输入端处理方法： 依依 A+0 = A ，多余输入端接逻辑，多余输入端接逻辑0； 依依A+A = A ，多余输入端和一个使用的输入端并联，多余输入端和一个使用的输入端并联 。End
