1、集成电路设计技术与工具集成电路设计技术与工具 Integration Design Technoiogy and Facility ImplementDou Jianhua本课程的目的 了解集成电路设计工艺 掌握集成电路设计工具 掌握集成电路基本单元的设计后页后页返回返回前页前页主 要 内 容 集成电路简介 集成电路设计物理基础 集成电路制造工艺 集成电路版图设计 集成器件模型 集成电路电路仿真软件 模拟集成电路晶体管级设计 九天系统版图设计工具后页后页返回返回前页前页集成电路设计者的知识要求集成电路设计者的知识要求1) 系统知识系统知识 计算机计算机 / 通信通信 / 信息信息 / 控制学科
2、控制学科2) 电路知识电路知识 电路的理论、技术和经验电路的理论、技术和经验3) 工具知识工具知识 相应的软件工具相应的软件工具4) 工艺知识工艺知识 元器件的特性和模型元器件的特性和模型/工艺原理和过程工艺原理和过程后页后页返回返回前页前页第第1 1章章 集成电路集成电路设计导论设计导论后页后页返回返回前页前页集成电路集成电路IC ：Integrated Circuit 通过一系列特定的加工工艺，将晶体管、二极管通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照等有源器件和电阻、电容、电感等无源器件，按照一定的电路互连，一定的电路互连，“集成集成”在一块半
3、导体晶片（如在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。路或系统功能的一种器件。 1.11.1集成电路的发展集成电路的发展 在新技术的推动下，集成电路自发明四十多年，集成电路芯在新技术的推动下，集成电路自发明四十多年，集成电路芯片的集成度每三年翻两番片的集成度每三年翻两番 ，而加工特征尺寸缩小，而加工特征尺寸缩小0.7倍。倍。 这就是由这就是由Intel公司创始人之一公司创始人之一Gordon E. Moore博士博士1965年总结的规律，被称为摩尔定律。年总结的规律，被称为摩尔定律。后页后页返回返回前页前
4、页 CMOS工艺特征尺寸发展进程工艺特征尺寸发展进程 年份年份19891989年年19931993年年19971997年年20012001年年20062006年年特征尺寸特征尺寸1.01.0m m0.60.6m m0.350.35m m0.180.18m m90nm90nm水平标志水平标志微米（微米（M M）亚微米亚微米（SMSM）深亚微米深亚微米（DSMDSM）超深亚微米超深亚微米（VDSMVDSM）纳米纳米照片集成电路芯片显微照片集成电路芯片键合后页后页返回返回前页前页我们 的芯片后页后页返回返回前页前页1 :2分接器分接器1 :4分接器分接器照片各种封装好的集成电路后页后页返回返回前页前
5、页应用照片1.2 集成电路的分类集成电路的分类 后页后页返回返回前页前页按器件结构类型分类按器件结构类型分类双极性技术双极性技术 NPNNPN与与PNPPNP晶体管为基本元件晶体管为基本元件优点：优点： 速度快，驱动能力大，频率高，噪声低。速度快，驱动能力大，频率高，噪声低。缺点：缺点： 功耗大。功耗大。MOS(CMOS)技术技术 NMOS与与PMOS晶体管为基本元件晶体管为基本元件优点：优点： 结构简单，集成度高，功耗小。结构简单，集成度高，功耗小。当今当今VLSI制造的主流技术制造的主流技术（CMOSNMOS与PMOS晶体管互补配对使用）后页后页返回返回前页前页 集成度：每块集成电路芯片中
6、包含的元器件数目类 别数字集成电路模拟集成电路MOS IC双极ICSSI1021002000300ULSI107109GSI109按集成度分类按集成度分类后页后页返回返回前页前页混合集成电路：混合集成电路： 将厚膜电路、薄膜电路及有源、无源元件封装在将厚膜电路、薄膜电路及有源、无源元件封装在一起完成一定的电路功能。一起完成一定的电路功能。按使用的基片材料分类按使用的基片材料分类后页后页返回返回前页前页单片集成电路：单片集成电路： 电路中所有元器件都制作在同一块半导体基片上。电路中所有元器件都制作在同一块半导体基片上。 最常用的半导体材料有最常用的半导体材料有(Si) 硅，硅，(GaAs)砷化镓
7、等。砷化镓等。厚膜电路：厚膜电路：用丝网漏印、高温烧结成膜、等离用丝网漏印、高温烧结成膜、等离子喷涂等技术将电路的元件以膜的形式制作在子喷涂等技术将电路的元件以膜的形式制作在绝缘基片上。绝缘基片上。薄膜电路：薄膜电路：用真空蒸发、溅射、光刻为基本工用真空蒸发、溅射、光刻为基本工艺的技术将电路的元件以膜的形式制作在绝缘艺的技术将电路的元件以膜的形式制作在绝缘基片上。基片上。后页后页返回返回前页前页 数字集成电路数字集成电路 (Digital IC)： 处理数字信号的集成电路，即采用二进制方式进行数字计处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。算和逻辑函数运
8、算的一类集成电路。 模拟集成电路模拟集成电路 (Analog IC)： 处理模拟信号处理模拟信号(连续变化的信号连续变化的信号)的集成电路，又可分为线的集成电路，又可分为线性集成电路和非线性集成电路性集成电路和非线性集成电路 数模混合集成电路数模混合集成电路 (Digital - Analog IC) ： 例如数模例如数模(D/A)转换器和模数转换器和模数(A/D)转换器等。转换器等。按电路的功能分类按电路的功能分类后页后页返回返回前页前页v 标准通用集成电路：标准通用集成电路： 通用集成电路是指不同厂家都在同时生产的用量极大的标通用集成电路是指不同厂家都在同时生产的用量极大的标准系列产品。这
9、类产品往往集成度不高，然而社会需求量大，准系列产品。这类产品往往集成度不高，然而社会需求量大，通用性强。通用性强。v 专用集成电路：专用集成电路： （ASIC：Application Specific Integrated Circuits） 根据某种电子设备中特定的技术要求而专门设计的集成电根据某种电子设备中特定的技术要求而专门设计的集成电路，其特点是集成度较高功能较多，功耗较小，封装形式多路，其特点是集成度较高功能较多，功耗较小，封装形式多样。样。按应用领域分类按应用领域分类后页后页返回返回前页前页v“自底向上自底向上”（Bottom-up）设计路线）设计路线 即从工艺开始，先进行单元设计
10、，在精心设计各单元后逐即从工艺开始，先进行单元设计，在精心设计各单元后逐步向上进行功能块、子系统设计直至最终完成整个系统设计步向上进行功能块、子系统设计直至最终完成整个系统设计（版图设计）版图设计）。在模拟。在模拟IC设计中，大多采用设计中，大多采用“自底向上自底向上”的设的设计方法计方法 。v“自顶向下自顶向下”（Top-down）设计路线）设计路线 设计步骤与设计步骤与“自底向上自底向上”相反。首先进行行为设计；其次进相反。首先进行行为设计；其次进行结构设计；接着把各子单元转换成逻辑图或电路图；最后将行结构设计；接着把各子单元转换成逻辑图或电路图；最后将电路图转换成版图。电路图转换成版图。
11、1.3 集成电路设计步骤集成电路设计步骤后页后页返回返回前页前页自底向上和自顶向下数字IC的设计流图 模拟IC的设计流图 后页后页返回返回前页前页1.4 集成电路设计方法集成电路设计方法后页后页返回返回前页前页全定制方法：全定制方法： （Full-Custom Design Approach）从晶体管开始设计，力求做到芯片面积小，功耗低，速度快，（延迟最小）。各方面都周密安排，达到性能价格比最优的方法。版图设计时采用人工设计，对每个器件进行优化，芯片性能获得佳，芯片尺寸最小。设计周期长，设计成本高，适用于性能要求极高或批量很大的产品。目前目前CMOSCMOS模拟集成电路都采用这种方法模拟集成电
12、路都采用这种方法根据采用不同的半成品类型，半定制集成电路包括：根据采用不同的半成品类型，半定制集成电路包括： 门阵列设计法（门阵列设计法（GAGA：Gate ArrayGate Array） (rei(rei) ) 门海设计法（门海设计法（GSGS：Sea of GatesSea of Gates） 标准单元设计法（标准单元设计法（SCSC：Standard CellStandard Cell） 积木块设计法（积木块设计法（BBBB：Building Block Building Block ） 可编程逻辑器件设计法（可编程逻辑器件设计法（PLDPLD：Programmable Logic D
13、evice Programmable Logic Device ）半定制方法：半定制方法：（Semi-Custom Design Approach） 设计者在厂家提供的半成品基础上继续完成最终设计者在厂家提供的半成品基础上继续完成最终的设计，只需要完成的设计，只需要完成金属布线层金属布线层等几个特定层次的等几个特定层次的掩膜。掩膜。后页后页返回返回前页前页门阵列法：门阵列法：将预先制造好的逻辑门以一定阵列的形式排列在将预先制造好的逻辑门以一定阵列的形式排列在一起，一起，阵列间有规则布线通阵列间有规则布线通道，用以完成门与门之间的连道，用以完成门与门之间的连接。未进行连线的半成品硅圆片称为接。未
14、进行连线的半成品硅圆片称为“母片母片”。半定制方法半定制方法后页后页返回返回前页前页 门阵列生产步骤门阵列生产步骤： （1）母片制造）母片制造 （2）用户连接和金属布线层制造）用户连接和金属布线层制造 门门阵阵列列法法设设计计流流程程 门阵列方法的设计特点门阵列方法的设计特点 优点：优点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。 缺点：缺点：设计灵活性较低；门利用率低；芯片面积浪费。半定制方法半定制方法门海法门海法把一对不共栅的把一对不共栅的P P管和管和N N管组成的基本单元铺满整管组成的基本单元铺满整个芯片（除压焊块外），基本单元之间无氧化隔
15、离区，布个芯片（除压焊块外），基本单元之间无氧化隔离区，布线通道不确定，宏单元连线在无用器件区上进行。线通道不确定，宏单元连线在无用器件区上进行。 也是也是采用母片结构，它可以将没有利用的逻辑门作为布线区，采用母片结构，它可以将没有利用的逻辑门作为布线区，而没有指定固定的布线通道，以此提高布线的布通率并提而没有指定固定的布线通道，以此提高布线的布通率并提供供更大规模的集成度。更大规模的集成度。后页后页返回返回前页前页优点：优点：门利用率高，集成密度大，布线灵活，保证布线布通率。门利用率高，集成密度大，布线灵活，保证布线布通率。缺点：缺点：仍有布线通道，增加的布线通道是单元高度的整数倍，布仍有布
16、线通道，增加的布线通道是单元高度的整数倍，布线通道下的晶体管不能用。线通道下的晶体管不能用。标准单元法标准单元法 是一种库单元设计法。从标准单元库中调用事先经过精是一种库单元设计法。从标准单元库中调用事先经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线通心设计的逻辑单元，并排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入道，再按功能要求将各内部单元以及输入/输出单元连接起输出单元连接起来，形成所需的专用电路。来，形成所需的专用电路。 芯片布局：芯片中心是单元区，输入芯片布局：芯片中心是单元区，输入/输出单元和压焊块在输出单元和压焊块在芯片四周，基本单元具有等高不等宽
17、的结构，布线通道区没芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。有宽度的限制，利于实现优化布线。半定制方法半定制方法后页后页返回返回前页前页标准单元法结构图标准单元法结构图后页后页返回返回前页前页标准单元法设计流程与门阵列法相似，但也有不同点：标准单元法设计流程与门阵列法相似，但也有不同点：(1) 在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准单元法则转换成标准单元库中所具有的标准单元。(2) 门阵列设计时首先要选定某一种门复杂度的基片，因而门阵列的布局和布线是在最大的门数目、最大的压焊块数目、布线通道的间距都确定的前提下进行的。标准单元法
18、则不同，它的单元数、压焊块数取决于具体设计的要求，而且布线通道的间距是可变的，当布线发生困难时，通道间距可以随时加大，因而布局和布线是在一种不太受约束的条件下进行的。(3) 门阵列设计时只需要定制部分掩膜版，而标准单元设计后需要定制所有的各层掩膜版。后页后页返回返回前页前页与门阵列法相比，标准单元法的优点：与门阵列法相比，标准单元法的优点：(1) 芯片面积的利用率比门阵列法要高。芯片中没有无用的单元，也没有无用的晶体管。(2) 可以保证100的连续布通率。(3) 单元能根据设计要求临时加以特殊设计并加入库内，因而可得到较佳的电路性能。(4) 可以与全定制设计法相结合。在芯片内放入经编译得到的宏
19、单元或人工设计的功能块。标准单元法的缺点：标准单元法的缺点：(1) 原始投资大：单元库的开发需要投入大量的人力物力；当工艺变化时，单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时间内能适应技术发展的单元库是一个突出问题。(2) 成本较高：由于掩膜版需要全部定制，芯片的加工也要经过全过程，因而成本较高。只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。后页后页返回返回前页前页与标准单元不同之处是：与标准单元不同之处是：（1 1）不要求每个单元（或称积木块）等高、等宽，每个单）不要求每个单元（或称积木块）等高、等宽，每个单元可根据最合理的情况单独进行版图设计，因而可获得元可
20、根据最合理的情况单独进行版图设计，因而可获得最佳性能。设计好的单元存入库中备调用。最佳性能。设计好的单元存入库中备调用。（2 2）没有统一的布线通道，而是根据需要加以分配）没有统一的布线通道，而是根据需要加以分配 。后页后页返回返回前页前页 积木块法积木块法 (BB)（通用单元设计法）（通用单元设计法）BB单元：单元： 较大规模的功能块（如ROM、RAM、ALU或模拟电路单元等），单元可以用GA、SC、PLD或全定制方法设计。BBBB布图特点：布图特点： 任意形状的单元（一般为矩形或“L”型）、任意位置、无布线通道。BB方法特点：方法特点： 较大的设计自由度，可以在版图和性能上得到最佳的优化。
21、布图算法发展中：布图算法发展中： 通道不规则，连线端口在单元四周，位置不规则。后页后页返回返回前页前页可编程逻辑器件设计法可编程逻辑器件设计法 （PLD：Programmable Logic Device ） 用户通过生产商提供的通用器件自行进行现场编程和制造，或者通过对“与”、“或”矩阵进行掩膜编程，得到所需的专用集成电路器件名“与”矩阵“或”矩阵输出电路PROM可编程只读存储器固定可编程固定PLA可编程逻辑阵列可编程可编程固定PAL可编程阵列逻辑可编程固定固定GAL通用可编程阵列逻辑可编程固定可由用户组态四种简单PLD器件的比较 后页后页返回返回前页前页Programmable Read-
22、Only MemoriesProgrammable Logic ArraysProgrammable Arrays LogicGeneric Arrays Logic 可编程逻辑器件设计法可编程逻辑器件设计法 （PLD：Programmable Logic Device ） 用户通过生产商提供的通用器件自行进行现场编程和制造，或者通过对“与”、“或”矩阵进行掩膜编程，得到所需的专用集成电路器件名“与”矩阵“或”矩阵输出电路PROM可编程只读存储器固定可编程固定PLA可编程逻辑阵列可编程可编程固定PAL可编程阵列逻辑可编程固定固定GAL通用可编程阵列逻辑可编程固定可由用户组态后页后页返回返回前页
23、前页1.5 电子设计自动化技术概论电子设计自动化技术概论 数字系统模拟工具Verilog-XL； 电路图设计工具Composer； 电路模拟工具Analog Artist； 射频模拟工具Spectre RF； 版图编辑器Virtuoso Layout； 布局布线工具Preview； 版图验证工具Dracula等 1）Candence EDA软件软件Candence公司为IC设计者提供了丰富的设计工具2）Synopsys EDA软件软件 Synopsys倡高层设计，现今已有八成的ASIC是由高层设计的，它支持VHDL全集，允许概念级验证，可以自动生成特定艺的门级网表。Synopsys公司2002
24、年合并了Avant！公司之后，拥有了一系列深亚微米ASIC设计的专业化工具，包括优秀的模拟工具Hspice，使得底层设计能力得到了提升。Synopsys公司在EDA业界以它的综合工具而著称3）Mentor Graphics EDA软件软件设计图输入；数字电路设计工具；模拟电路分析工具；数/模混合电路分析工具；逻辑综合工具；故障分析模拟工具；PCB设计；ASIC设计与校验；自动测试矢量生成（ATPG）；系统设计工具；数字信号处理（DSP）工具；FPGA设计等。Mentor Graphics 公司，公司，具有EDA全线产品4）Zeni EDA软件软件 九天（Zeni）系统是熊猫（Panda）系统的改进版。 熊猫系统是我国在80年代后期自主开发的面向全定制和半定制大规模集成电路而设计的，具有可支持10万元件规模设计能力的大型集成电路计算机辅助设计系统。可以方便地与Cadence、Synopsys 、Mentor等其它设计系统进行设计转换。 九天（Zeni）系统覆盖了集成电路设计的全部过程。 原理图编辑器（ ZeniSE）、版图编辑器（ZeniPDT）、版图验证工具（ZeniVERI， ZeniHVERI）、寄生参数提取工具（ ZeniPE）、信号完整性分析工具（ ZeniSI ）等谢谢！返回返回前页前页
