1、课课 程程 宗宗 旨旨n更新数字电路的设计观念，建立用PLD器件取代传统TTL器件设计数字电路的思想。n更新数字系统设计手段，学会使用硬件描述语言（Hardware Description Language）代替传统的数字电路设计方法来设计数字系统。第1章 可编程逻辑的基础知识可编程器件原理与应用1.1 1.1 绪绪 论论n 可编程逻辑器件FPGA是一种可以编程的数字集成电路IC，它包含可配置的逻辑块以及逻辑块之间的互连线。n设计人员可以通过在现场完成对这些逻辑块和互连线的配置，以实现或改变复杂的电子系统的功能。nFPGA在结构、速度、工艺、集成度和性能等方面都有极大的提高，与之相对应的设计方
2、法和自动化设计工具也得到迅速的发展。 1.1 1.1 绪论绪论nFPGA器件在高速处理场合运用的越来越广泛：尽管FPGA芯片的主频要低于奔腾处理器,但是由于FPGA芯片可并行处理多项任务,因此处理速度要比奔腾处理器或数字信号处理器快得多! 比如美国赢通系统公司推出一款超级的服务器。这款专为网站运行而设计的服务器尺寸仅有DVD播放机大小，工作能力却相当于,甚至超过50台戴尔、IBM或SUN公司售价5000美元的服务器。赢通公司的这款服务器并未采用目前电脑中不可或缺的微处理器。而是由FPGA芯片驱动。nFPGA芯片在一定程度上正在蚕食微处理器的市场。FPGA芯片也开始用于消费类的电子设备中，包括手
3、机和数码相机。飞利浦、诺基亚、Palm及索尼均在其消费类的电子产品中采用了FPGA芯片。n尽管FPGA芯片的时钟频率要低于奔腾处理器，但是由于FPGA芯片可并行处理各种不同的运算，所以可完成许多复杂的任务。例如全球天气建模及基因组合核对等，而且处理速度比奔腾处理器或数字信号处理器快得多。在通用计算方面，FPGA仍然不敌Intel的处理器。对于那些只需要进行重复单任务操作的机器而言，使用FPGA芯片显然是大材小用。nFPGA器件在DSP领域将要大显身手。 随着DSP应用领域的拓宽和各类性能指标的不断提升，采用DSP处理器（如TI的TMS320C系列）的解决方案日益面临着不断增加的巨大挑战，而自身
4、的技术瓶颈（如运行速度、吞吐量、总线结构的可变性、系统结构的可重配置性、硬件可升级性等等）致使这种解决方案在DSP的许多新的应用领域中的道路越走越窄。 例如，软件无线电的概念在10年前就已提出，并附诸研究和实现了，仅其数字中频域的信号处理的等效速度也需达50GIPS，然而直到目前为止，最快的DSP处理器，TI的C6X系列也没能超过5GIPS，至于现在最常用的TMS320C54X系列处理器，也只有0.1GIPS（ALTERA 基于FPGA的DSP等效速度大于70GIPS，）。 在许多应用领域，以处理器（DSP Processor）为核心的DSP系统具有很大的局限性。 所以DSP处理器不是DSP系
5、统的唯一选择；DSP技术不等于DSP处理器应用；DSP的开发应用、教学和实验不能仅仅围绕DSP处理器来进行就可以了。 事实上，在DSP领域，除了普通的DSP处理器以外，利用FPGA来实现DSP系统已十分普遍。 而且在许多诸如实时图象处理、联合战术无线电通信系统、3G移动通信基站、实时工控系统、卫星导航设备等领域中，FPGA的DSP解决方案已成为非此莫属的选择了！ 1.2 可编程器件的演进n从1947年第一个晶体管诞生，为信息革命奠定了物质基础。n自1958年通用集成电路(逻辑器件)的产生，开启数字电路设计新纪元。逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序
6、和组合逻辑功能。n人们设计出很多中、小规模器件，如编码器（74LS148）、译码器（74LS154）、比较器（74LS85）、计数器（74LS193）和移位寄存器（74LS194）等等。基于的TTL逻辑设计n分立的芯片实现逻辑功能;- NAND,OR,复用器,触发器等.n通常由成本和可用的器件来决定设计的选择;基于的TTL逻辑设计真值表卡诺图A B C D X0 0 0 0 00 0 0 1 00 0 1 0 0 0 0 1 1 1. ABCD00 01 11 1000011110 0 0 1 0 0 1 1 1 1 1 1 1 0 1 1 1基于的TTL逻辑设计逻辑表达式X = AB+CD+
7、BD+BC+AD+ACX= AB CD BD BC AD AC基于的TTL逻辑设计最终的实现ABCDDQQSETCLRDQQSETCLRVCC7430740074007474X1.2 可编程器件的演进n采用中小规模器件的局限电路板面积很大，芯片数量很多，功耗很大，可靠性低。设计比较困难。电路修改很麻烦。n设计方法的局限卡诺图只适用于输入比较少的函数的化简。采用“搭积木”的方法进行设计。必须熟悉各种中小规模芯片的使用方法，从中挑选最合适的器件，缺乏灵活性。设计系统所需要的芯片种类多，且数量很大。1.2 可编程器件的演进n专用集成电路ASIC(Application Specific Integr
8、ated Circuit)是专门为某一应用领域或特定用户需要而设计、制造的电路，它可以将某些专用电路或电子系统设计在一个芯片上，构成单片集成系统。nASIC可分为数字ASIC和模拟ASIC。数字ASIC又为全定制和半定制两种。n全定制ASIC按特定功能以实现最优性能，但其设计制作费用高、周期长，只适用于批量较大的产品。1.2 可编程器件的演进n半定制ASIC是一种约束性设计方式。主要目的是简化设计、缩短设计周期和提高芯片成品率。半定制半定制ASIC门阵列门阵列标准单元标准单元可编程逻辑器件可编程逻辑器件1.2 可编程器件的演进n可编程逻辑器件是一个重要分支。是作为通用器件生产的半定制电路，用户
9、通过对器件编程使之实现所需要的逻辑功能。n可编程逻辑器件作为用户可配置的逻辑器件，有成本低，使用灵活，设计周期短，而且可靠性高，承担风险小，因而很快普及应用，发展非常迅速。1.2 可编程器件的演进n最早出现的可编程逻辑器件是1970年制成的PROM，也称为可编程逻辑元件PLD (Programmable Logic Devices)。它由全译码的与阵列和可编程的或阵列组成。n可编程逻辑阵列PLA ( Programmable Logic Array)是七十年代中期出现的，它由可编程的与阵列和可编程的或阵列组成。其阵列规模大为减少，提高芯片利用率，但编程复杂，支持其开发软件有一定的难度，没有得到
10、广泛应用。1.2 可编程器件的演进n 可编程阵列逻辑PAL(Programmable Array Logic)是七十年代末期推出的，它由可编程的与阵列和固定的或阵列组成。由于输出结构种类很多，设计灵活，因而成为第一个得到普遍应用的可编程逻辑器件。1.2 可编程器件的演进n通用阵列逻辑GAL(Generic Array Logic)是在PAL的基础上改进于八十年代初推出的。采用输出逻辑宏单元和EECOMS工艺结构，因而具有可擦除、可重复编程、数据可长期保存和可重新组合等优点。 GAL比PAL使用更加灵活，在八十年代得到广泛使用。1.2 可编程器件的演进nPAL和GAL都属于低密度PLD, 其结构
11、简单，设计灵活，但规模小，难以完成复杂的逻辑功能。把这一类PLD称为简单的PLD,即SPLD。n八十年代中期，出现规模更大，集成度更高，可以完成非常复杂功能的PLD,把这类PLD称为复杂可编程逻辑器件CPLD(Complex PLD)。1.2 可编程器件的演进n 1985年， Xilinx公司首推 现场可编程逻辑器件FPGA(Field Progammable Gate Array)，它是一种新型的高密度PLD, 采用CMOS-SRAM工艺制作，其结构和阵列型PLD不同，内部由许多独立的可编程逻辑块组成，逻辑块之间灵活地互相连接，具有密度高、编程速度快、设计灵活和可再配置设计能力等优点。 FP
12、GA出现后受到电子设计工程师地普遍欢迎，并得到迅速地发展。1.2 可编程器件的演进通用阵列逻辑通用阵列逻辑GAL1.1.2 2 可编程器件的演进n集成度高，可以替代多至几千块通用IC芯片。极大减小电路的面积，降低功耗，提高可靠性n具有完善先进的开发工具。提供语言、图形等设计方法，十分灵活通过仿真工具来验证设计的正确性n可以反复地擦除、编程，方便设计的修改和升级。n灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间。n保密性好。1.1.3 3 n 熔丝链技术：熔丝链技术：通过熔丝连通过熔丝连接的电路接的电路通过熔断后通过熔断后连接的电路连接的电路1.1.3 3 n反熔丝链技术：施加电压前断开，
13、施加电压后为导体。1.1.3 3 熔丝和反熔丝都是一次性编程技术，熔丝元件要保留较大的保护空间，芯片面积较大。而反熔丝通过击穿介质达到连通目的，因此占硅片面积小，提高芯片的集成密度很有利。反熔丝的FPGA主要优点：速度快、功耗低、非易失、抗辐射好和保密性好。反熔丝元件结构原理图1.1.3 3 n可编程只读存储器可编程只读存储器PROM： 一次性PROM是由熔丝三极管构成的。用户对PROM编程是逐字逐位进行，根据写入的信息，按字线和位线选择某个存储单元，将其熔丝熔断或保留。1.1.3 3 在熔丝型可编程只读存储器中，存储矩阵的每个存储单元都有一个晶体三极管。该三极管的基极和字线相连，集电极通过一
14、段镍铬熔丝和位线相连。在正常工作电流下，熔丝不会烧断，这样每个存储单元都有一个PN结，表示该单元存有信息“0”。但是，如果在某个存储单元的字线和位线之间通过几倍的工作电流，该单元的熔丝立刻会被烧断。这时字线、位线断开，该单元被改写为“1”。 PROM的存储单元一旦由“0”改写为“1”或由“1”改写为“0”，就变成固定结构，因此只能进行一次编程。所以可编程只读存储器（PROM）也称为一次可编程只读存储器。1.1.3 3 n可擦除的可编程只读存储器EPROM： Intel公司在1971年首次开发出EPROM(Erasable PROM)。 最早研究成功并投入使用的EPROM是用紫外线照射进行擦除的
15、，并被称之为EPROM。因此，现在一提到EPROM就是指的这种用紫外线擦除的可编程 ROM（Ultra-Violet Erasable Programmable Read-Only Memory，简称 UVEPROM）。1.1.3 3 1.1.3 3 EPROM的核心技术是使用了一种浮栅雪崩注入 MOS管，即FAMOS。其结构为： VD第 二 层 多 晶 硅栅 氧 化 层 VD第 一 层 多 晶 硅 (悬 浮 )场 氧 化 层nnP型 硅 衬 底1.1.3 3 FAMOS管有两个重叠的栅极：一个在上面，称为控制栅，其作用与普通MOS管的栅极相似；另一个埋在二氧化硅绝缘层内，称为浮置栅。如果浮置
16、栅上没有电荷，叠栅MOS管的工作原理就与普通MOS管相似。 1.1.3 3 浮置栅上的电荷是靠漏源及栅源之间同时加一较大电压（例如 2025V编程电压，正常工作电压只有5V）而产生的。当源极接地时，漏极的大电压使漏源之间形成沟道。沟道内的电子在漏源间强电场的作用下获得足够的能量。同时借助于控制栅正电压的吸引，一部分电子穿过二氧化硅薄层进入浮置栅。当高压电源（例如2025V编程电压）去掉后，由于浮置栅被绝缘层包围，它所获得的电子很难泄漏，因此可以长期保存。1.1.3 3 当浮置栅带上电子后，如果要想擦去浮置栅上的电子，可采用强紫外线或x射线对叠栅进行照射，当浮置栅上的电子获得足够的能量后，就会穿
17、过绝缘层返回到衬底中去。1.1.3 3 n电可擦除的可编程只读存储器电可擦除的可编程只读存储器EEPROM： EEPROM（也有写成E2PROM）是一种可以用电信号擦除和改写的可编程ROM。EEPROM的擦除和改写电流很小，在普通工作电源条件下即可进行，擦除时不需要将器件从系统上拆卸下来。 EEPROM不仅可以整体擦除存储单元内容，还可进行逐字擦除和逐字改写。 1.1.3 3 EEPROM 的编程元件称为浮栅隧道氧化层MOS管(Flotox管)。即在浮栅上增加一个隧道二极管。Flotox管的结构和符号 EEPROM的存储单元1.1.3 3 Flotox管结构类似于FAMOS管， 但其在悬浮栅下
18、覆盖于漏区之上的氧化层非常薄， 低于100 (1 =10-10 m=0.1 nm)， 而FAMOS器件悬浮栅下的氧化层厚约200 。 正是如此， 使电荷由所谓的“隧道效应”(FowlerNordheim Tunneling)积累并存储到悬浮栅上。 当施加一个编程电压于控制栅， 并保持漏极电位接地，则一个通过薄氧化层的低能电子隧道电流对悬浮栅充电。 这个过程也可以反过来， 使控制栅接地， 对漏极施加高电压， 则形成悬浮电荷放电。 这种晶体管被称作FLOTOX， 即悬浮栅隧道晶体管(Floating Gate Tunnel Oxide Transistor)。 1.1.3 3 n快闪快闪(Flas
19、h)技术：技术： Flash型的开关。 和E2PROM元胞一样， Flash元胞也可由两个MOS晶体管(控制晶体管和电荷存储晶体管)组成。 该电荷存储晶体管是一个FAMOS晶体管， 其编程的实现也由热电子注入来形成。 然而， 其悬浮栅和一个放电MOS管共享，以通过隧道释放悬浮栅电荷。 Flash的速度更快，效率更高。可以在几个毫秒擦除全部或一段存储信息，而不像EEPROM 一次擦除一个字节。 1.1.3 3 n静态静态RAM技术：技术： 静态RAM主要特点是一旦每个值存储在SRAM单元中，则值保持不变，直到对此单元操作或系统掉电。1.4 可编程器件的结构n SPLD电路的构成原理和表示方法电路
20、的构成原理和表示方法 构成原理：SPLD是20世纪80年代出现的小规模可编程逻辑器件， 由于受到集成电路制造水平的限制， 它的规模还比较小， 结构比较简单， 功能也有限。 根据数字电路设计理论， 任何组合函数都可以表示为积之和、 和之积的表达式， SPLD就是根据这一原理实现的， 其原理如图所示。 它的内部是由输入与门阵列和输出或门阵列组成的。 1.4 可编程器件的结构 输入电路与门阵列或门阵列输出电路输入信号In 1I0互 补输 入与 项多 个与或式输出函数Om 1O01.4 可编程器件的结构nPLD电路的表示方法电路的表示方法 输入、输出缓冲器采用互补输出结构。输入、输出缓冲器采用互补输出
21、结构。 表示固表示固定连接；定连接；表示编程连接；无记号表示不连接。表示编程连接；无记号表示不连接。1.4 可编程器件的结构 与阵列是PLD中的基本逻辑阵列，它们由若干个与门组成，每个与门都是多输入、单输出形式。 或阵列也是PLD中的基本逻辑阵列，它们由若干个或门组成，每个或门都是多输入、单输出形式。1.4 可编程器件的结构n PLD的输入缓冲器和反馈缓冲器都采用互补的输的输入缓冲器和反馈缓冲器都采用互补的输出结出结 构，以产生原变量和反变量两个互补的信号。构，以产生原变量和反变量两个互补的信号。 即即： BA ，C1.4 可编程器件的结构例：一个例：一个PLD异或门电路如下图所示。图中异或门
22、电路如下图所示。图中1.4 可编程器件的结构n PROM: 由固定的与阵列和可编程的或阵列组成。 人们在研究数字存储理论和结构的同时， 发现了简单的数据存储和读出原理， 其本质就是实现一定的组合逻辑功能: 把地址作为输入， 每个存储单元的值作为输出， 不同的输入地址对应不同的输出数据。 实际上这也表征着一个对应的组合逻辑函数关系。1.4 可编程器件的结构 下图所示是ROM的基本结构。 A是与阵列的n个输入变量， 经不可编程的与阵列产生输入变量的 个最小项（乘积项）W。 可编程的或阵列可按编程的结果产生m个输出函数F。不 可 编 程与 阵 列可 编 程或 阵 列A0A1An 1W0W1Fm 1F
23、1F0(a)n 2n地 址 译 码2nm存 储 阵 列A0A1An 1W0W1Fm 1F1F0(b)1 2Wn1 2Wnn21.4 可编程器件的结构 对于如下图所示的43 ROM， 只要对或阵列进行适当的编程，就可以实现某一个两输入三输出逻辑函数。0101011111102/4地 址 译码A1A0W0W1W2W3F2F1F0(c)A1A0F2F1F0与 阵 列(固 定 )或 阵 列(可 编 程 )A1A0F2F1F0与 阵 列(固 定 )或 阵 列(可 编 程 )(a)(b)编程前编程后存储单元01100&AAAAF1011& AAAF1012& AAAF1.4 可编程器件的结构n可编程逻辑阵
24、列可编程逻辑阵列PLA : 正是基于对于存储器结构原理的认识， 人们开始努力进行基本的可编程器件的设计研究， 因而有可编程逻辑阵列（PLA）构想的出现， 其基本结构如图所示，其特点是输入与阵列和输出或阵列均可编程。 1.4 可编程器件的结构 典型的PLA阵列 与 阵 列(可 编 程 )或 阵 列(可 编 程 )I2I1I0O2O1O01.4 可编程器件的结构n对于PLA器件， 由于与阵列不再采用全译码的形式， 从而减小了阵列规模。 在实现函数时， 只运用简化后的与或式来实现所需的组合函数。 值得说明的是， 由于PLA器件的与、 或阵列都可以进行编程， 赋予了它很大的灵活性； 然而其实际的结构是
25、简单的， 应用中器件的引脚也是有限的， 无法满足大规模逻辑高度灵活的编程的需求， 因而无法体现该结构的与或都可编程的优越性。 所以， 实际中PLA器件并没有形成产品。1.4 可编程器件的结构n可编程阵列逻辑PAL： 可编程阵列逻辑（PAL）是在PLA之后出现的一 种实用的PLD产品， 在20世纪80年代曾有较大 程度的应用推广。 它的主要特点是与阵列可编 程， 而或阵列固定不变。 其典型的结构如图所示。 PAL器件基本结构原理I3I2I1I0O0O1O2O3或阵列(不可编程)与阵列(可编程)1.4 可编程器件的结构 图所示是一个4输入、 16与项、 4输出的阵列结构的PAL器件。 由于各个厂家
26、生产的PAL器件结构不尽相同， 用户可以根据待实现的函数的与项、 或项的个数以及输出要求， 选择不同的PAL芯片。 这种器件的弱点在于， 可编程阵列开关为一次性PROM编程， 且可编程的逻辑结构简单， 无法实现或输出阵列的可编程或者逻辑的时序特性。1.4 可编程器件的结构n通用阵列逻辑GAL： 针对PAL器件只能实现组合逻辑功能， 而无法实现输出特性可编程的弱点，美国晶格半导体公司发明了通用阵列逻辑（GAL）器件， 该器件在基本结构上沿袭了PAL的与/或结构， 但编程结构采用了EPROM和E2PROM开关， 可实现多次重复编程。 与PAL相比， GAL的输出部分配置了输出逻辑宏单元， 不仅可以
27、使输出信号反馈回输入端， 还可以对输出端进行一定的逻辑定义和编程， 使其比PAL芯片更为灵活。O LMC(19)O LMC(18)O LMC(17)O LMC(16)O LMC(15)O LMC(14)O LMC(13)O LMC(12)1CLK190 34 78 1112 1516 1920 2324 2728 311817234567891615141312O E110 34 78 1112 1516 1920 2324 2728 3107815162324313239404748555663时钟信号输入输入口逻辑宏单元输入/输出口固定或阵列可编程与阵列三态控制1.4 可编程器件的结构q从
28、图中可见， 其阵列结构分为输入可编程与阵列和输出可编程逻辑宏单元阵列。 输出宏单元阵列可由设计者组态为五种结构： 专用组合输出、 专用输入、 组合I/O、 寄存器时序输出和寄存器I/O。 所以GAL既可实现组合逻辑， 又可实现时序逻辑， 器件的逻辑可编程特性大大提高。 1.4 可编程器件的结构qGAL和PAL最大的差别在于GAL有一种灵活的、可编程的输出结构，它只有两种基本型号，并可以代替数十种PAL器件，因而称为通用可编程逻辑器件。 GAL的可编程输出结构称为输出逻辑宏单元OLMC(Output Logic Macro Cell)。下图是GAL22V10的OLMC的内部结构。包含或阵列中的一
29、个或门、一个异或门、一个D触发器和4个多路选择器。或门控制选择输出使能选择输出选择反馈信号选择控制输出信控制输出信号的极性号的极性1.4 可编程器件的结构nCPLD器件： 随着微电子技术和数字系统应用需求的发展， 小规模的PLD器件已不适合用户的设计需求，于是， 以CPLD和FPGA为代表的大规模PLD器件应运而生。 美国Altera公司发明的EPLD/CPLD就是其中之一， 其典型结构原理如下图所示。 逻辑块间的可编程连接和I/O单元与前述的GAL器件类似， 可实现多种配置方式： 专用组合输出、 专用输入、 组合I/O、 寄存器时序输出和寄存器I/O等， 用来实现电路的灵活的输入输出。1.4
30、 可编程器件的结构逻辑块可编程内连线I/O逻辑块逻辑块逻辑块逻辑块I/O逻辑块逻辑块逻辑块逻辑块CPLD的逻辑结构1.4 可编程器件的结构 目前主要的半导体器件公司，如Xilinx、Altera、Lattice和AMD公司等，在各自生产的高密度PLD产品中，都有自己的特点，但总体结构大致是相同的。大多数CPLD器件中至少包含了三种结构: 可编程逻辑宏单元：宏模块的基本结构与PLD类 似，通过与或阵列实现组合逻辑功能。 可编程输入/输出单元：可编程输入/输出单元是用 合适的电平把内部的信号驱动到CPLD的外部引脚。 可编程内部连线：在各逻辑宏单元之间以及逻辑宏单元和输入/输出单元之间提供互连网络
31、1.4 可编程器件的结构n可编程互连阵列（PI或PIA）u和可编程阵列类似；u全局布线连接器件中的任何信号和任何目的位置；u 采用EPROM、EEPROM或闪存技术进行编程；nI/O控制模块u由PI将其和逻辑分离；uI/O专业逻辑提供控制及更多的功能；u三态缓冲控制实现任意I/O引脚的输入、输出和双向功能；1.4 可编程器件的结构nCPLD的内部一般由数个到数十个可编程逻辑块(LAB)阵列组成， LAB的逻辑资源相对较大， 一般包含十多个至数十个触发器和可实现数位到数十位的宽位译码组合逻辑资源。 相对而言， 内部连线资源较少， 主要由集中分布的可编程内联线的布线池构成器件的内连线资源。1.4
32、可编程器件的结构n由于单元逻辑资源大， 布线相对集中， 因而灵活性较低， 所以CPLD器件在应用设计中很难使器件的资源利用率提高， 一般都小于80。 但是， 由于该器件的内部连线资源比较固定， 因此其连线延时是可以预测的， 从而为电路设计的时延控制带来了方便； 同时， 该器件的所有I/O脚均可根据需要实现输入还是输出的定义。 1.4 可编程器件的结构n从CPLD到FPGALABLABLABLABPIA低密度LABLABLABLABPIALABLABLABLABLABLABLABLAB高密度LAB LAB LAB LABLAB LAB LAB LABLAB LAB LAB LABLAB LAB
33、LAB LABLAB LAB LAB LABCPLDFPGA1.4 可编程器件的结构nFPGA器件器件 1985年， 美国Xilinx公司发明了现场可编程阵列器件FPGA， 从而开创了大规模数字逻辑系统可以现场集成、 现场实现的新纪元。 Xilinx公司的FPGA采用SRAM编程， 主要由可配置逻辑块(CLB ，Configurable Logic Block)、 可编程输入 输 出 模 块 ( I O B ) 和 可 编 程 连 线 ( P I ，Programmable Interconnect)组成， 如下图所示。FPGA结构原理上拉或下拉摆率控制延迟Pad三态输出缓冲器输入缓冲器TOC
34、LKI1I2CECLKQDCECEQD可编程逻辑块CLB可编程内部连线PI可编程输入/输出块IOBG1G4 的逻辑功能F, G, H1的逻辑功能SDQRCEF1F4 的逻辑功能S/R控制器SDQRCEGG4G3G2G1F4F3F2F1FCLKS/R控制器CEYQYXQ11C1C44X-可编程逻辑块可编程逻辑块可编程互连可编程互连资源资源可编程输可编程输入输出入输出模块模块1.4 可编程器件的结构 可编程逻辑块(CLB)是实现逻辑功能的基本单元，它们通常规则地排列成一个阵列，散布于整个芯片； 可编程输入输出模块(IOB)主要完成芯片上的逻辑与外部封装脚的接口，它通常排列在芯片的四周； 可编程互连
35、资源(IR)包括各种长度的连线线段和一些可编程连接开关，它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来，构成特定功能的电路。1.4 可编程器件的结构可编程逻辑块(CLB): 基本的可编程逻辑块有两种，一种是基于多路选择器的可编程逻辑块，另外一种是基于查找表结构的可编程逻辑块。目前主要使用基于查找表结构的FPGA。1.4 可编程器件的结构 查找表（Look Up Table，LUT）本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的161的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，FPGA开发软件会自动计算逻辑电
36、路的所有可能的结果，并把结果事先写入RAM。1.4 可编程器件的结构 每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。下图为一个三输入函数 y = (a&b)|c对应的查找表。A B C Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 1 0 1 0 1 1 11.4 可编程器件的结构nFPGA在结构方面有它自身的独特之处。 它的逻辑块的逻辑资源相对小， 而其连线资源相对丰富， 这就使得它在实现逻辑功能时有很大的灵活性， 可以实现很复杂的运算逻辑功能。 但同时， 其在设计布线过程中无法控制每一根线的布置方式， 布线
37、的可控性降低， 延时特性很难预测， 这样给其电路实现的时序控制带来一定困难。1.4 可编程器件的结构nFPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。1.4 可编程器件的结构nFPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。
