1、1、组合逻辑电路组合逻辑电路 在结构上在结构上 ( ) 。 由门构成且无反馈由门构成且无反馈 A 由门构成可以有反馈由门构成可以有反馈 B 含有记忆元件含有记忆元件 C 以上均正确以上均正确 D分分 析析 提提 示示 根据组合逻辑电路任一时刻的输出信号，仅取决于该时刻的根据组合逻辑电路任一时刻的输出信号，仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关的功能特点，输入信号，而与输入信号作用前电路所处的状态无关的功能特点，在结构上仅由门构成且没有反馈。在结构上仅由门构成且没有反馈。 2、下列对组合逻辑电路特点的叙述中，错误的是下列对组合逻辑电路特点的叙述中，错误的是 ( ) 。 A
2、电路中不存在输出端到输入端的反馈通路电路中不存在输出端到输入端的反馈通路 B 电路主要由各种门组合而成，还包含存储信息的记忆元件电路主要由各种门组合而成，还包含存储信息的记忆元件 C 电路的输入状态确定后，输出状态便唯一地确定下来电路的输入状态确定后，输出状态便唯一地确定下来 D 电路的输出状态不影响输入状态，电路的历史状态不影响输出状态电路的输出状态不影响输入状态，电路的历史状态不影响输出状态 分分 析析 提提 示示 组合逻辑电路在结构上，仅由门构成，没有反馈，没有存储组合逻辑电路在结构上，仅由门构成，没有反馈，没有存储元件。元件。 因而在逻辑功能上，当时的输入信号决定着当时的输出信号。因而
3、在逻辑功能上，当时的输入信号决定着当时的输出信号。 3、下列器件中，实现逻辑加法运算的是下列器件中，实现逻辑加法运算的是 ( ) 。 半加器半加器A 全加器全加器 B 加法器加法器 C 或或门门 D分分 析析 提提 示示 半加器、全加器、加法器等电路，是实现算术加法运算而不半加器、全加器、加法器等电路，是实现算术加法运算而不是实现逻辑加法运算。是实现逻辑加法运算。 或门电路不是实现逻辑加法运算。或门电路不是实现逻辑加法运算。 4、可以有多个输入信号同时有效的编码器是、可以有多个输入信号同时有效的编码器是 ( ) 。 二进制编码器二进制编码器 A 二二 十进制编码器十进制编码器 B 优先编码器优
4、先编码器 C 8421BCD码编码器码编码器 D分分 析析 提提 示示 二进制编码器、二二进制编码器、二 十进制编码器（十进制编码器（ 8421BCD码编码器是二码编码器是二 十进制编码器的一种），其输入量有约束，任一时刻只允许一十进制编码器的一种），其输入量有约束，任一时刻只允许一个输入信号有效，只对有效的一个输入信号进行编码。即限制输个输入信号有效，只对有效的一个输入信号进行编码。即限制输入方式保证任一时刻只对一个输入信号进行编码。入方式保证任一时刻只对一个输入信号进行编码。 优先编码器，输入量无约束，允许同一时刻有多个输入信号优先编码器，输入量无约束，允许同一时刻有多个输入信号有效，但只
5、对其中一个优先级别高的输入信号进行编码。即电路有效，但只对其中一个优先级别高的输入信号进行编码。即电路能选择一个输入信号进行编码。能选择一个输入信号进行编码。5、3线线 8线译码器线译码器74LS138，当控制端使其处于不译码状态时，当控制端使其处于不译码状态时，各输出端的状态为各输出端的状态为 ( ) 。 全为全为0状态状态 A 全为全为1状态状态 B 为为0为为1状态都有状态都有 C 以上均不对以上均不对D分分 析析 提提 示示 74LS138是是 0 输出有效的输出有效的 3线线 8线译码器，处于不译码状态线译码器，处于不译码状态时各输出端应无输出，即为全为时各输出端应无输出，即为全为1
6、状态状态 。6、下列不是、下列不是3线线 8线译码器线译码器74LS138 输出端状态的是输出端状态的是 ( ) 。 01011100 A 10111111 B 11111111 C 11111110 D分分 析析 提提 示示 译码工作时，译码工作时，74LS138是是 0 输出有效的输出有效的 3线线 8线译码器，每线译码器，每输入一组代码，输入一组代码，8个输出端只有个输出端只有1个输出端为个输出端为0，其他输出端为，其他输出端为1； 处于不译码状态时各输出端全为处于不译码状态时各输出端全为1 。7、n 位代码输入的位代码输入的二进制译码器，每输入一组代码时，有输出信号二进制译码器，每输入
7、一组代码时，有输出信号的输出端个数为的输出端个数为 ( ) 。 1 个个 A 2 个个 B n 个个 C 2n 个个 D分分 析析 提提 示示 二进制译码器工作时，将所输入的一组代码翻译成唯一的一二进制译码器工作时，将所输入的一组代码翻译成唯一的一个十进制数。因此，每输入一组代码仅个十进制数。因此，每输入一组代码仅1个输出端有输出信号。个输出端有输出信号。8、 0 输出有效的输出有效的 3线线 8线译码器线译码器74LS138 ，若使输出，若使输出 Y3 = 0 ， 则输入量则输入量 A2 A1 A0 应为应为 ( ) 。 000 A 110 B 011 C 100 D分分 析析 提提 示示
8、74LS138译码器，译码器， 处于译码工作状态时，每个输出是以输入处于译码工作状态时，每个输出是以输入 iimY A2、A1 、A0为变量构成的最小项再取反，即为变量构成的最小项再取反，即 。若使若使 ， 001233AAAmY1012AAA则要求则要求 ， 即要求输入量即要求输入量 A2A1 A0 的取值为的取值为 011。 9、4位二进制译码器位二进制译码器 ，其输出端个数为，其输出端个数为 ( ) 。 4 个个 A 16 个个 B 8 个个 C 10 10 个个D分分 析析 提提 示示 二进制译码器，工作时将输入变量的全部取值组合都翻译成二进制译码器，工作时将输入变量的全部取值组合都翻
9、译成十进制数。十进制数。 4位二进制译码器，有位二进制译码器，有4个输入变量，应译成个输入变量，应译成 24 = 16 个十进个十进制数，即有制数，即有16个输出端。个输出端。10、集成、集成4位二进制数据比较器为最低位芯片时位二进制数据比较器为最低位芯片时 ，级联输入端（扩展，级联输入端（扩展端）的接法是端）的接法是 ( ) 。(ab)=0, (a=b)=0, (ab)=1, (a=b)=0, (ab)=0, (a=b)=1, (ab)=, (a=b)=, (ab)=0, (a=b)=1, (ab)=0、(a=b)=1、 (ab)=0、(a=b)=1、 (aB 时输出时输出 Y =1，则输出
10、，则输出 Y 的表达式为的表达式为 Y = 。 参参 考考 答答 案案A B 分分 析析 提提 示示 A B Y0 0 00 1 01 0 11 1 0真真 值值 表表BAY 列出真值表：列出真值表：由真值表写出逻辑表达式：由真值表写出逻辑表达式：A &=11F B C 8、 如图所示的组合逻辑电路，输出逻辑表达式如图所示的组合逻辑电路，输出逻辑表达式 Y = 。 参参 考考 答答 案案AB + C 分分 析析 提提 示示 由门的运算关系，由输入端到输出端逐级写出逻辑表达式再由门的运算关系，由输入端到输出端逐级写出逻辑表达式再化简：化简： CABCABF)0(A3 A2 A1 A0 B3 B2
11、 B1 B0 74LS283D C B A S3 S2 S1 S0 CO CI W X Y Z + 5V 9、 由由4位加法器位加法器74LS283构成构成的组合逻辑电路如图所示，逻的组合逻辑电路如图所示，逻辑功能是辑功能是 。 参参 考考 答答 案案 将余将余3码转换成码转换成8421BCD码码分分 析析 提提 示示 4位加法器位加法器 74LS283 的进位输入的进位输入 CI = 0, 被加数输入被加数输入B3 B2 B1 B0 = 1101,输出关系式：输出关系式： WXYZ = DCBA + 1101 是余是余3码转换成码转换成8421BCD码的关系式。码的关系式。10、 如图所示的
12、组合逻辑电路，如图所示的组合逻辑电路，其输出逻辑表达式其输出逻辑表达式 F(A,B,C) =m ( ) 。 参参 考考 答答 案案 3，5，6，7Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 S1 S2 S3 74LS138A B C 1 & F分分 析析 提提 示示 )7 , 6 , 5 , 3(mmmmmmmmm765376537653YYYYF由逻辑图写出输出逻辑表达式：由逻辑图写出输出逻辑表达式： 11、 如图所示的组合逻辑电路，如图所示的组合逻辑电路，当输入当输入 ABC = XYZ 时，时， 输出输出F = ，当输入，当输入 ABC XYZ 时，输出时，输出 F
13、 = ，该电路的逻辑功能是该电路的逻辑功能是 。A2 A1 A074LS138Y0Y1Y2Y3Y4Y5Y6Y7 A2 A1 A0D0D1D2D3D4D5D6D7Y F81 MUXA B C X Y Z 参参 考考 答答 案案 0 1 对对2个三位二进制数进行同比较个三位二进制数进行同比较分分 析析 提提 示示 由于译码器由于译码器0输出有效，所以当输出有效，所以当 时，时， 、 000ABC00Y17Y1Y ，若，若 也等于也等于 ，则，则 ，否则，否则 XYZ000000YDF1F。 由此推出：由此推出： 时，输出时，输出 ； XYZABC XYZABC 0F时，输出时，输出 。 1F12、
14、如图所示的组合逻辑电、如图所示的组合逻辑电路，路， 其输出逻辑表达式为其输出逻辑表达式为F= 。A1 A0D0 D1 D2 D3 Y F A B41 MUX S &=1&C D C D 参参 考考 答答 案案ABCD + ABCD + ABCD 分分 析析 提提 示示 由逻辑电路的输入端到输出端逐级写出逻辑表达式由逻辑电路的输入端到输出端逐级写出逻辑表达式 ： 32100ABDDBABDADBAYYFDCABCDBABCDABA0DCABCDBABCDA13、实际的组合逻辑电路中，信号经过不同的路径到达某点时会产实际的组合逻辑电路中，信号经过不同的路径到达某点时会产生时差，这种时差现象称为生时差，这种时差现象称为 ，由此可能产生的错误输，由此可能产生的错误输出称为组合逻辑电路的出称为组合逻辑电路的 。 参参 考考 答答 案案 竞争竞争 冒险冒险14、如果某个逻辑门的两个输入如果某个逻辑门的两个输入 变化，并且这两个变化，并且这两个信号的变化存在信号的变化存在 ，则这个逻辑门的输出可能出现险象。，则这个逻辑门的输出可能出现险象。 参参 考考 答答 案案 相相 反反 时时 差差15、 消除竞争冒险现象的一般方法有消除竞争冒险现象的一般方法有 、引入封锁、引入封锁脉冲和接滤波电容等。脉冲和接滤波电容等。 参参 考考 答答 案案 增加冗余项增加冗余项END
