1、1第二章第二章 微处理器和指令系统微处理器和指令系统2.1 2.1 IntelIntel系列微处理器概述系列微处理器概述2.2 2.2 Intel 80486Intel 80486微处理器体系结构微处理器体系结构2.3 804862.3 80486的数据类型与寻址方式的数据类型与寻址方式2.4 804862.4 80486的汇编级指令系统的汇编级指令系统2.5 2.5 关于指令系统的说明关于指令系统的说明22.1 2.1 IntelIntel系列微处理器概述系列微处理器概述q Intel 8086/8088Intel 8086/8088q Intel 80286 Intel 80286q In
2、tel 80386/80486 Intel 80386/80486q Pentium Pentium (80586)(80586)32.1.1 2.1.1 Intel 8086/8088Intel 8086/8088 8088 8088 是准是准1616位微处理器位微处理器q8086/80888086/8088除了外数据总线位数及与此相关的部分逻辑除了外数据总线位数及与此相关的部分逻辑稍有差别外稍有差别外,内部结构和基本性能相同内部结构和基本性能相同,指令系统完全兼容。指令系统完全兼容。8086 8086 是全是全1616位微处理器位微处理器q在在8086/80888086/8088的设计中，
3、引入了两个重要的结构概念：的设计中，引入了两个重要的结构概念：指令流水线指令流水线 存储器分段存储器分段q数据总线和地址总线的低数据总线和地址总线的低1616位位/低低8 8位分时复用。位分时复用。这两个概念在以后升级的这两个概念在以后升级的IntelIntel系列微处理器中一直被系列微处理器中一直被沿用和发展。正是这两个概念的引入，使沿用和发展。正是这两个概念的引入，使8086/80888086/8088比原来比原来的的8 8位位MPUMPU在运行速度、处理能力和对存储空间的访问等性能在运行速度、处理能力和对存储空间的访问等性能方面有很大提高。方面有很大提高。42.1.1 2.1.1 Int
4、el 8086/8088Intel 8086/80888086/8088 8086/8088 MPUMPU由两个独立的处理单元构成：由两个独立的处理单元构成：总线接口单元总线接口单元BIUBIU和执行单元和执行单元EUEU。总线总线控制电路控制电路2020位位A AB B通用寄存器通用寄存器累加器累加器基址寄存器基址寄存器计数寄存器计数寄存器数据寄存器数据寄存器堆栈指针堆栈指针基址指针基址指针目的变址目的变址源变址源变址指针寄存器指针寄存器变址寄存器变址寄存器地址加法器地址加法器运算暂存器运算暂存器ALUALU标志寄存器标志寄存器 EUEU控制电路控制电路指令指针指令指针内部暂存器内部暂存器指
5、令队列指令队列总线接口单元总线接口单元(BIU)BIU)执行单元执行单元(EU)EU)外部总线外部总线8086/80888086/8088DBDB8088:88088:8位位8086:168086:16位位C CS S DSDSSSSSESESI IP P1 2 3 4 5 61 2 3 4 5 68 8位位8088808880868086AX AH ALAX AH ALBX BH BLBX BH BLCX CH CLCX CH CLDX DH DL DX DH DL SPSPBPBPDIDISISIALU DBALU DB1616位位52.1.1 2.1.1 Intel 8086/8088I
6、ntel 8086/8088 当当EUEU从指令队列中取出指令时，从指令队列中取出指令时，BIUBIU便从内存中取出后续便从内存中取出后续的代码放入队列中；当的代码放入队列中；当EUEU需要数据时，需要数据时，BIUBIU根据根据EUEU输出的地输出的地址，从指定的内存单元或外设中取出数据供址，从指定的内存单元或外设中取出数据供EUEU使用；当运使用；当运算结束时，算结束时，BIUBIU将运算结果送给指定的内存单元或外设。将运算结果送给指定的内存单元或外设。EU EU控制电路从指令队列取出指令代码，经译码发出相控制电路从指令队列取出指令代码，经译码发出相应的控制信号；数据在应的控制信号；数据在
7、ALUALU中进行运算；运算结果的特征中进行运算；运算结果的特征保留在标志寄存器保留在标志寄存器(FLAGS)FLAGS)中。中。EU-EU-负责分析和执行指令负责分析和执行指令BIU-BIU-负责执行所有的负责执行所有的“外部总线外部总线”操作操作指令队列的存在使指令队列的存在使EUEU和和BIUBIU并行工作并行工作 取指令和分析、执行指令操作可重叠进行，形成了两级取指令和分析、执行指令操作可重叠进行，形成了两级指令流水线结构，减少了指令流水线结构，减少了CPUCPU等待时间，提高了等待时间，提高了CPUCPU的利用率，的利用率，加快了整机运行速度，降低了对存储器存取速度的要求。加快了整机
8、运行速度，降低了对存储器存取速度的要求。62.1.1 2.1.1 Intel 8086/8088Intel 8086/8088 4 4个段寄存器为个段寄存器为8086/80888086/8088采用存储器分段管理采用存储器分段管理提供了主要硬件支持。提供了主要硬件支持。通过分段管理，把通过分段管理，把1 1MBMB可寻址的物理存储空间可寻址的物理存储空间分成若干个逻辑段，每段大小为分成若干个逻辑段，每段大小为6464KBKB。段的起始单元地址叫段基址，存放在段寄存器段的起始单元地址叫段基址，存放在段寄存器中。中。通过通过4 4个段寄存器，个段寄存器，CPUCPU每次可同时对每次可同时对4 4个
9、段进个段进行寻址。且分段方式不唯一，各段之间可以连续、行寻址。且分段方式不唯一，各段之间可以连续、分离、部分重叠或完全重叠，具体取决于对各个段分离、部分重叠或完全重叠，具体取决于对各个段寄存器的预置内容。寄存器的预置内容。72.1.1 2.1.1 Intel 8086/8088Intel 8086/8088采用分段管理，存储器地址有物理地址和逻辑地址之分。采用分段管理，存储器地址有物理地址和逻辑地址之分。物理地址是物理地址是1 1MBMB存储空间中的某一单元地址，用存储空间中的某一单元地址，用2020位地址码表示，位地址码表示，CPUCPU访问存储器时，地址总线上送访问存储器时，地址总线上送出
10、的就是物理地址。出的就是物理地址。逻辑地址在编程时采用，由段基址和偏移地址逻辑地址在编程时采用，由段基址和偏移地址组成，两者均为组成，两者均为1616位。位。由由1616位逻辑地址变换为位逻辑地址变换为2020位物理位物理地址的关系如下：地址的关系如下：物理地址物理地址=段基址段基址16+16+偏移地址偏移地址物理地址生成示意图物理地址生成示意图段基址段基址 偏移地址偏移地址地址地址加法器加法器逻辑地址逻辑地址15 0 15 0 15 0 15 0 左移四位左移四位段基址段基址 0000 00002020位物理地址位物理地址19 019 082.1.2 2.1.2 Intel 80286Int
11、el 80286 (1)(1)内部有内部有4 4个独立的可并行操作单元：执行单元个独立的可并行操作单元：执行单元(EU)EU)、总线单元总线单元(BU)BU)、指令单元指令单元(IU)IU)和地址单元和地址单元(AU)AU)，可实现可实现4 4级流水线作业；级流水线作业；(2)(2)地址总线和数据总线完全分开；地址总线和数据总线完全分开；(3)(3)存储空间有实地址和保护虚拟地址两种工作方式。存储空间有实地址和保护虚拟地址两种工作方式。两者的实地址空间分别为两者的实地址空间分别为1 1MBMB和和1616MBMB；(4)(4)在保护方式下，在保护方式下，4 4个段寄存器装入的不再是段基个段寄存
12、器装入的不再是段基址，而是指向段描述符表中某个段描述符的索引值，称址，而是指向段描述符表中某个段描述符的索引值，称为段选择符。为段选择符。8028680286是增强型标准是增强型标准1616位微处理器。与位微处理器。与8086/80888086/8088相比，相比，它结构上的改进和性能上的提高主要体现在它结构上的改进和性能上的提高主要体现在4 4方面：方面：总之，总之，8028680286主要是增加了多用户、多任务系统所必需主要是增加了多用户、多任务系统所必需的任务转换、虚拟存储器管理和多种保护功能，不仅提高的任务转换、虚拟存储器管理和多种保护功能，不仅提高了运算速度，而且可支持多用户、多任务
13、操作。但其优越了运算速度，而且可支持多用户、多任务操作。但其优越性必须在多任务操作系统的支持下才能充分发挥。性必须在多任务操作系统的支持下才能充分发挥。92.1.3 2.1.3 Intel 80386/80486Intel 80386/80486 1.1.内部寄存器数量明显增加，并可进行内部寄存器数量明显增加，并可进行6464位的数据运算，具有位的数据运算，具有全全3232位数据处理能力。位数据处理能力。2.2.片内存储管理部件可实现段页式存储管理，比片内存储管理部件可实现段页式存储管理，比8028680286可提供更可提供更大的虚拟存储空间和物理存储空间。大的虚拟存储空间和物理存储空间。3.
14、3.比比8028680286新增了一种保护模式下的工作方式新增了一种保护模式下的工作方式,即虚拟即虚拟80868086方式。方式。4.80486 4.80486的指令流水线增加到了的指令流水线增加到了6 6级。级。5.5.提供了提供了3232位外部总线接口，最大数据传输速率显著提高。位外部总线接口，最大数据传输速率显著提高。6.6.运算速度大大加快。运算速度大大加快。80386/80486 80386/80486是针对多用户和多任务的应用而推是针对多用户和多任务的应用而推出的出的3232位微处理器。与位微处理器。与8028680286相比，相比，80386/8048680386/80486在在
15、结构和性能上的主要特点如下：结构和性能上的主要特点如下：102.1.4 2.1.4 PentiumPentium微处理器（微处理器（8058680586）1.1.采用超标量体系结构，内含两条指令流水线。采用超标量体系结构，内含两条指令流水线。2.2.内置的浮点运算部件采用超流水线技术。内置的浮点运算部件采用超流水线技术。3.3.增加了分支指令预测。增加了分支指令预测。4.4.内置了指令和数据两个独立的超高速缓存器，避免了预取指令和内置了指令和数据两个独立的超高速缓存器，避免了预取指令和数据可能发生的冲突。数据可能发生的冲突。5.5.采用采用6464位外部数据总线。位外部数据总线。6.6.引入了
16、大型机中采用的内部错误检测、功能冗余检验和错误报告引入了大型机中采用的内部错误检测、功能冗余检验和错误报告等自诊断功能。等自诊断功能。7.7.进行了更多的可测性设计。进行了更多的可测性设计。8.8.提供了独特的性能监察功能，以利于软、硬件产品的优化和升级。提供了独特的性能监察功能，以利于软、硬件产品的优化和升级。9.9.提供了灵活的存储器页面管理。提供了灵活的存储器页面管理。PentiumPentium是一种高性能的是一种高性能的6464位微处理器。其对位微处理器。其对8048680486作了下列重大改进：作了下列重大改进：112.2 2.2 Intel 80486Intel 80486微处理
17、器体系结构微处理器体系结构q 8048680486的体系结构特点的体系结构特点q 80486 80486的内部结构与内部寄存器的内部结构与内部寄存器q 80486 80486的三种工作方式及转换的三种工作方式及转换q 80486 80486的外部引脚信号的外部引脚信号122.2.1 804862.2.1 80486的体系结构特点的体系结构特点 1.1.采用单倍的时钟频率，即采用单倍的时钟频率，即CPUCPU的的CLKCLK端输入的外部时钟频端输入的外部时钟频 率就是其内部的工作时钟频率。率就是其内部的工作时钟频率。2.2.内部包含有内部包含有8 8K K字节的指令字节的指令/数据合用型高速缓存
18、。数据合用型高速缓存。3.3.内部包含了相当于增强型内部包含了相当于增强型8038780387功能的浮点协处理器功能的浮点协处理器(FPU)FPU)。4.4.对使用频率较高的基本指令，改为硬件逻辑直接控制，并在指对使用频率较高的基本指令，改为硬件逻辑直接控制，并在指 令执行单元采用了令执行单元采用了RISCRISC技术和流水线技术。技术和流水线技术。5.5.采用突发式总线传输方式。采用突发式总线传输方式。6.6.内部数据总线宽度有内部数据总线宽度有3232位、位、6464位和位和128128位多种，分别用于不同位多种，分别用于不同 单元之间的数据通路。单元之间的数据通路。7.7.对某些内部寄存
19、器中部分位的内容进行了变动和增加。对某些内部寄存器中部分位的内容进行了变动和增加。8.8.面向多处理器结构，增加了总线监视功能和支持多机操作的指令。面向多处理器结构，增加了总线监视功能和支持多机操作的指令。8048680486的特点主要表现在：的特点主要表现在：2.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器内部结构构成内部结构构成总线接口单元总线接口单元指令预取单元指令预取单元指令译码单元指令译码单元指令执行单元指令执行单元段管理单元段管理单元页管理单元页管理单元高速缓存单元高速缓存单元浮点运算单元浮点运算单元8038680386所具有所具有80486
20、80486新增新增1.1.内部结构内部结构总线接口单元总线接口单元 主要用于管理访问外主要用于管理访问外部存储器和部存储器和I/OI/O端口必须的端口必须的地址、数据和控制总线，完地址、数据和控制总线，完成预取指令、读成预取指令、读/写数据等写数据等总线操作。总线操作。指令预取单元指令预取单元 指令预取单元平均可指令预取单元平均可预取预取1010条指令。内含一个条指令。内含一个3232字节的指令预取队列，字节的指令预取队列，当指令预取队列不满且总当指令预取队列不满且总线空闲时，指令预取单元线空闲时，指令预取单元通过总线接口单元从存储通过总线接口单元从存储器读取指令放到队列中。器读取指令放到队列
21、中。指令译码单元指令译码单元 从指令预取队列中读取指令，从指令预取队列中读取指令，进行预译码后将其送入已译码的指进行预译码后将其送入已译码的指令队列等待执行。如果预译码时发令队列等待执行。如果预译码时发现是转移调用指令，可提前通知总现是转移调用指令，可提前通知总线接口部件去新的目标地址取指令，线接口部件去新的目标地址取指令，以刷新指令预取队列。以刷新指令预取队列。指令执行单元指令执行单元 包括算术逻辑单元包括算术逻辑单元ALUALU、8 8个个3232位的通用寄位的通用寄存器、桶形移位寄存器和控制单元等。作用是存器、桶形移位寄存器和控制单元等。作用是完成各种算术完成各种算术/逻辑运算和变址地址
22、生成。控逻辑运算和变址地址生成。控制单元中大多数指令采用微程序控制结构执行，制单元中大多数指令采用微程序控制结构执行，常用基本指令采用硬件逻辑控制执行。常用基本指令采用硬件逻辑控制执行。段管理单元段管理单元用于进行存储器分段管理，用于进行存储器分段管理，将逻辑地址变换为将逻辑地址变换为3232位线性位线性地址。地址。页管理单元页管理单元 用于进行存储器用于进行存储器分页管理，将线性分页管理，将线性地址变换为地址变换为3232位物位物理地址。理地址。高速缓存单元高速缓存单元 用于加速指令用于加速指令/数据的访问过程。数据的访问过程。浮点运算单元浮点运算单元 相当于一个增强型浮点协相当于一个增强型
23、浮点协处理器处理器8038780387，专门作浮点运算，专门作浮点运算，可与可与ALUALU的整数运算并行进行。的整数运算并行进行。15q 基本寄存器基本寄存器q 系统级寄存器系统级寄存器q 调试和测试寄存器调试和测试寄存器q 浮点寄存器浮点寄存器2.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器2.2.内部寄存器内部寄存器 8048680486的内部寄存器除的内部寄存器除FPUFPU部分外，与部分外，与8038680386完全相同，按功能可分为完全相同，按功能可分为4 4类：类：162.2.2 804862.2.2 80486的内部结构与内部寄存器的内部
24、结构与内部寄存器1)1)基本寄存器基本寄存器EAX EAX AH AH AX AX ALALEBX EBX BH BH BX BX BLBLECX ECX CHCH CX CX CLCLEDX EDX DHDH DX DX DLDLEDI DIEDI DIESI SIESI SIEBP BPEBP BPESP SPESP SP通通用用寄寄存存器器31 15 7 031 15 7 0标志寄存器标志寄存器指令指针寄存器指令指针寄存器EFLAGSEFLAGSFLAGSFLAGSEIPEIPIPIP31 15 031 15 031 15 031 15 0选择器选择器描述符高速缓存器描述符高速缓存器段段
25、寄寄存存器器CSCSSSSSDSDSESESFSFSGSGS15 0 63 015 0 63 017通用寄存器通用寄存器为了与为了与8086/80888086/8088兼容，它们的低兼容，它们的低1616位位 可以单独访问，并以同可以单独访问，并以同8086/80888086/8088中相中相 同的名称命名：同的名称命名：AXAX、BXBX、CXCX、DXDX、SISI、DI DI、BPBP、SPSP。2.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器8 8个个3232位通用寄存器位通用寄存器:EAX EAX、EBXEBX、ECXECX、EDXEDX、ES
26、I ESI、EDIEDI、EBPEBP、ESPESP其中其中AXAX、BXBX、CXCX、DX DX 还可进一步分成还可进一步分成 两个两个8 8位寄存器单独访问。位寄存器单独访问。18指令指针寄存器（指令指针寄存器（EIPEIP）EIPEIP用于保存下一条待预取指令相对于用于保存下一条待预取指令相对于代码段基址的偏移量。代码段基址的偏移量。2.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器 80486 80486工作在工作在3232位操作方式时，采用位操作方式时，采用3232位的位的EIPEIP；工作在工作在1616位操作方式时，采用位操作方式时，采用1
27、616位位的的IPIP。它的低它的低1616位也可单独访问，称之为位也可单独访问，称之为IPIP。192.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器标志寄存器（标志寄存器（EFLAGSEFLAGS）3232位的位的EFLAGSEFLAGS包含三种标志：包含三种标志：状态标志状态标志(S)S)-报告算术报告算术/逻辑运算指逻辑运算指令执行后的状态令执行后的状态;控制标志控制标志(C)C)-仅含一个标志仅含一个标志DF,DF,用于用于控制串操作指令的地址改变方向控制串操作指令的地址改变方向;系统标志系统标志(X)X)-用于控制用于控制I/OI/O、屏蔽中屏
28、蔽中断、调试、任务转换和控制保护方式与虚断、调试、任务转换和控制保护方式与虚拟拟80868086方式间的转换。方式间的转换。202.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器EFLAGSEFLAGSC CF FFLAGSFLAGS31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3
29、2 1 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 A AC CV VM MR RF F0 0 N NT TIOPLIOPLO OF FD DF FI IF FT TF FS SF FZ ZF F0 0A AF FO OP P F F0 0X X对准检查标志对准检查标志X X虚拟虚拟8686模式标志模式标志X X恢复标志恢复标志X X嵌套标志嵌套标志X X特权级标志特权级标志S S溢出标志溢出标志C C方向标志方向标志X X中断允许标志中断允许标志X X自陷标志自陷标志S S符号标志符号标志S S零标志零标志S S辅助进位标志辅
30、助进位标志S S奇偶标志奇偶标志S S进位标志进位标志注注:S S表示状态标志表示状态标志,X X表示系统标志表示系统标志,C C表示控制标志表示控制标志标志寄存器标志寄存器212.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器段寄存器段寄存器8048680486有有6 6个段寄存器：个段寄存器：CS-CS-指明当前的代码段指明当前的代码段SS-SS-指明当前的堆栈段指明当前的堆栈段DSDSESESFS FS GSGS决定程序使用决定程序使用存储器区域块存储器区域块指明当前的指明当前的4 4个数据段个数据段8048680486段的定义与段的定义与80868
31、086有所不同：有所不同：保护方式下，段的长度可以在保护方式下，段的长度可以在1 1字节到字节到4 4G G字节之间变化；字节之间变化；实地址方式下，段的长度固定为实地址方式下，段的长度固定为6464KBKB。222.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器选择器选择器描述符高速缓存器描述符高速缓存器CSCSSSSSDSDSESESFSFSGSGS15 0 63 015 0 63 0段寄存器的结构段寄存器的结构 段选择器是编程者可直接访问的，而描述符高速段选择器是编程者可直接访问的，而描述符高速缓存器则是编程者不能访问的。缓存器则是编程者不能访问的。
32、段寄存器由段寄存器由1616位的段选择器和位的段选择器和6464位的描述符高位的描述符高速缓存器组成。速缓存器组成。232.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器关于对段寄存器的说明：关于对段寄存器的说明：1.1.实地址方式和虚拟实地址方式和虚拟80868086方式下，段选择器就是段方式下，段选择器就是段寄存器寄存器,它保存的是逻辑段基址的高它保存的是逻辑段基址的高1616位，将它的位，将它的内容左移内容左移4 4位即可得到实际段基址，而不必使用描位即可得到实际段基址，而不必使用描述符高速缓存器。述符高速缓存器。2.2.在保护虚地址方式下，为了描述
33、每个段的基址、在保护虚地址方式下，为了描述每个段的基址、属性和边界，为每个段定义了一个描述符。操作属性和边界，为每个段定义了一个描述符。操作系统使用的各任务公用的段描述符放在一起构成系统使用的各任务公用的段描述符放在一起构成全局描述符表全局描述符表GDTGDT；某个任务专用的段描述符放在某个任务专用的段描述符放在一起构成局部描述符表一起构成局部描述符表LDTLDT。24段描述符格式为：段描述符格式为：段基地址段基地址15150 0位位段边界段边界15150 0位位段基段基地址地址31312424位位段边界段边界19191616位位属性属性属属 性性段基地段基地址址23231616位位2.2.2
34、 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器25 为了说明一个段的描述符在哪个表中，表的序号为了说明一个段的描述符在哪个表中，表的序号是多少以及特权的高低，为每个段定义了一个是多少以及特权的高低，为每个段定义了一个1616位的位的选择符，存于段选择器中，其格式为：选择符，存于段选择器中，其格式为：2.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器描述符索引描述符索引段描述符段描述符i iLDTGDT01INDEXTIRPLb15b3b2b1b0表指示符表指示符描述符描述符i i（08911）段描述符段描述符0 0描述符描述
35、符0 000 00 特权级特权级0 001 01 特权级特权级1 110 10 特权级特权级2 211 11 特权级特权级3 3请求特权级请求特权级26 将一个选择符装入一个段选择器时，处理器将将一个选择符装入一个段选择器时，处理器将自动从自动从GDTGDT或或LDTLDT中找到其对应的描述符装入相应中找到其对应的描述符装入相应描述符高速缓存器中。描述符高速缓存器中。2.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器描述符描述符6464基址基址物理存储器物理存储器LDTDSDS数据段数据段0040H界限界限15 3 2描述符高速缓存器描述符高速缓存器DSD
36、S选择符选择符63 063 0属性属性装入装入DSDS段描述符段描述符TI=1指示LDT1313位索引指向位索引指向LDTLDT的第的第6464个段描述符个段描述符131 0以后，每当访问存储器时，与所用段相关的段描述符高速缓以后，每当访问存储器时，与所用段相关的段描述符高速缓冲器就自动参与该次存储器访问操作。转换关系冲器就自动参与该次存储器访问操作。转换关系：线性地址线性地址=段描述符高速缓存器中段基址段描述符高速缓存器中段基址+偏移地址偏移地址 272)2)系统级寄存器系统级寄存器2.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器 包括包括4 4个控制
37、寄存器和个控制寄存器和4 4个系统地址寄存器。个系统地址寄存器。只能由特权级只能由特权级0 0的程序访问。的程序访问。数字运算错数字运算错页目录基址寄存器页目录基址寄存器保留保留P PC CD DP PE ET T页页FaultFault线性地址线性地址保保 留留31 30 29 31 30 29 18 17 16 18 17 16 12 12 4 3 2 1 0 4 3 2 1 0页管理页管理 使能使能CacheCache不使能不使能不通写不通写对准标志对准标志写保护写保护保护保护允许允许监视监视FPUFPU仿真仿真FPUFPU任务转换任务转换FPUFPU类型类型CR3CR3CR2CR2CR
38、1CR1CR0CR0PGPGCDCDNWNW保留保留 AMAMWPWP保留保留NENEETET TSTSEMEMMPMP PEPE控制寄存器：控制寄存器：282.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器 系统地址寄存器系统地址寄存器（只在保护方式下使用，（只在保护方式下使用，所以又叫保护方式寄存器）所以又叫保护方式寄存器）：3232位基地址位基地址1616位界限位界限GDTRGDTRIDTRIDTR1616位选择符位选择符3232位基地址位基地址1616位界限位界限1616位其他属性位其他属性LDTRLDTRTRTR 其中其中GDTRGDTR和和LD
39、TRLDTR分别用来存放分别用来存放GDTGDT和和LDTLDT的的3232位线性基地位线性基地址等内容；址等内容；IDTRIDTR用来存放中断描述符表的基址和界限；用来存放中断描述符表的基址和界限；TRTR用用来存放任务状态段来存放任务状态段(TSS)TSS)的基址、界限和其他属性。的基址、界限和其他属性。292.2.2 804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器3)3)调试和测试寄存器调试和测试寄存器8 8个个3232位可编程调试寄存器位可编程调试寄存器;5;5个个3232位测试寄存器。位测试寄存器。31 0 31 0 线性断点地址线性断点地址0 0线性断
40、点地址线性断点地址1 1线性断点地址线性断点地址2 2线性断点地址线性断点地址3 3IntelIntel公司留用公司留用IntelIntel公司留用公司留用断点状态断点状态断点控制断点控制(a)a)调试寄存器调试寄存器DR0DR0DR1DR1DR2DR2DR3DR3DR4DR4DR5DR5DR6DR6DR7DR7超高速缓存测试控制超高速缓存测试控制超高速缓存测试数据超高速缓存测试数据超高速缓存测试状态超高速缓存测试状态TLBTLB测试控制测试控制TLBTLB测试状态测试状态31 031 0(b)b)测试寄存器测试寄存器TR3TR3TR4TR4TR5TR5TR6TR6TR7TR7302.2.2
41、804862.2.2 80486的内部结构与内部寄存器的内部结构与内部寄存器4)4)浮点寄存器浮点寄存器8048680486的的FPUFPU中含有中含有1313个浮点寄存器：个浮点寄存器：q8 8个个8080位浮点数据寄存器位浮点数据寄存器R0R0R7-R7-用作固定寄用作固定寄 存器组或硬件堆栈；存器组或硬件堆栈；q1 1个个1616位标志字寄存器位标志字寄存器-用来标记每个数据寄存用来标记每个数据寄存 器的内容；器的内容；q1 1个个1616位控制寄存器位控制寄存器-用于提供用于提供FPUFPU的若干处理选的若干处理选 择项；择项；q1 1个个1616位状态寄存器位状态寄存器-用于反映用于
42、反映FPUFPU的总状态；的总状态；q2 2个个4848位的指令、数据指针寄存器位的指令、数据指针寄存器-可为用户编可为用户编 写错误处理程序提供指令、数据指针。写错误处理程序提供指令、数据指针。312.2.3 804862.2.3 80486的三种工作方式及转换的三种工作方式及转换.IRETDIRETD指令指令.任务转换任务转换 复位或修改复位或修改CR0CR0CPUCPU复位复位实地址实地址保护、虚拟地址保护、虚拟地址.LMSWLMSW指令指令.修改修改CR0CR0的的PEPE位位复位复位中断中断实地址实地址方式方式 保护保护虚地址方式虚地址方式 虚拟虚拟80868086方式方式实地址方式
43、：工作原理与实地址方式：工作原理与80868086基本相同，主要区别基本相同，主要区别是借助操作数长度前缀能是借助操作数长度前缀能处理处理3232位数据，运行速度位数据，运行速度也更高，且可使用也更高，且可使用4 4个数个数据段。据段。实地址实地址方式方式 保护保护虚地址方式虚地址方式保护虚地址方式：保护虚地址方式：CPUCPU可访问的物理存可访问的物理存储空间为储空间为2 23232=4=4GBGB；程序可用的虚拟程序可用的虚拟 地址空间可达地址空间可达2 24646=64=64TBTB。段长度在启动段长度在启动页功能时是页功能时是4 4GBGB，不启动页功能时是不启动页功能时是1 1MBM
44、B。可支持多用户和单用户的多任务操作，可支持多用户和单用户的多任务操作，并对各任务提供了多方面的保护机制。并对各任务提供了多方面的保护机制。虚拟虚拟80868086方式方式 虚拟虚拟80868086方式：既有保护功能又方式：既有保护功能又能执行能执行80868086代码的工作方式，是代码的工作方式，是保护方式的一种子方式。保护方式的一种子方式。CPUCPU的的工作原理与保护虚地址方式下相工作原理与保护虚地址方式下相同，但程序指定的逻辑地址解释同，但程序指定的逻辑地址解释与与80868086相同。相同。322.2.4 804862.2.4 80486的外部引脚信号的外部引脚信号(80486(80
45、486 CPUCPU总线总线)D31D31D0D0ADSADS数据总线数据总线总线控制总线控制RDYRDY中断中断/复位信号复位信号INTRINTRRESETRESET高速缓存使无效高速缓存使无效AHOLDAHOLDNMINMIEADEADS S高速缓存控制高速缓存控制KEKEN NFLUSHFLUSH页面高速页面高速缓存控制缓存控制PWTPWTPCDPCD数值错报告数值错报告第第2020位地址屏蔽位地址屏蔽系统时钟系统时钟3232位地址总线位地址总线总线周期定义总线周期定义总线仲裁总线仲裁成组控制成组控制总线宽度控制总线宽度控制奇偶校验奇偶校验A31A31A2A2BE3BE3BE2BE2BE
46、1BE1BE0BE0PCHKPCHKDP0DP0DP1DP1DP2DP2DPDP3 3BS16BS16BS8BS8BLASTBLASTBRDYBRDYBREQBREQBOFFBOFFHLDAHLDAHOLDHOLDPLOCKPLOCKLOCKLOCKW/W/R RD/D/C CM/IOM/IO8048680486微处理微处理器器FERRFERRIGNNEIGNNEA20MA20MCLKCLKM/IO D/C W/R启动的总线周期启动的总线周期L L L 中断响应周期中断响应周期L H L I/OI/O读周期读周期L H H I/OI/O写周期写周期H L L 微代码读周期微代码读周期H L H
47、 IntelIntel公司保留公司保留H H L 存储器读周期存储器读周期H H H 存储器写周期存储器写周期L L H停机停机/暂停暂停 总线周期定义总线周期定义332.3 804862.3 80486的数据类型与寻址方式的数据类型与寻址方式q数据类型数据类型q寻址方式寻址方式q操作数宽度和地址宽度的确定操作数宽度和地址宽度的确定342.3.1 2.3.1 数据类型数据类型 8048680486在其内部定点处理单元在其内部定点处理单元CPUCPU和浮点处和浮点处理单元理单元FPUFPU的支持下，共可处理的支持下，共可处理7 7类数据：类数据：1.1.无符号二进制数无符号二进制数2.2.带符号
48、的二进制定点整数带符号的二进制定点整数3.3.浮点数浮点数4.4.BCDBCD码数码数5.5.串数据串数据6.6.ASCIIASCII码数据块码数据块7.7.指针数据类指针数据类352.3.1 2.3.1 数据类型数据类型1.1.无符号二进制数无符号二进制数(序数序数)这类数有这类数有3 3种种,受受CPUCPU支持支持:q字节字节:任何逻辑地址上的任何逻辑地址上的8 8位相邻位串。位相邻位串。q字字:任何字节地址开始的任何字节地址开始的2 2个相邻字节。低字节个相邻字节。低字节 地址为该字地址。地址为该字地址。q双字双字:任何字节地址开始的任何字节地址开始的2 2个相邻字个相邻字,即即4 4
49、个个 相邻字节。最小字节地址为双字的地址。相邻字节。最小字节地址为双字的地址。362.2.带符号的二进制定点整数带符号的二进制定点整数(整数整数)2.3.1 2.3.1 数据类型数据类型 这类数均以补码表示这类数均以补码表示,有有8 8位数位数(字节字节)、1616位数位数(字字)、3232位数位数(双字双字)、6464位数位数(4(4字字)四种。四种。CPUCPU支持前支持前3 3种，种，FPUFPU支持后支持后3 3种。种。372.3.1 2.3.1 数据类型数据类型3.3.浮点数浮点数(实数实数)这类数由这类数由FPUFPU支持支持,有单精度、双精度和扩有单精度、双精度和扩展精度三种形式
50、：展精度三种形式：单精度数单精度数31 30 23 22 031 30 23 22 0符号位符号位阶阶 码码有有 效效 数数1.1.双精度数双精度数符号位符号位阶阶 码码有有 效效 数数1.1.63 62 52 51 063 62 52 51 0扩展精度数扩展精度数符号位符号位阶阶 码码1.1.有有 效效 数数79 78 64 63 079 78 64 63 0382.3.1 2.3.1 数据类型数据类型关于浮点数格式的两点说明：关于浮点数格式的两点说明：(1)(1)3 3种浮点数的有效数字段都做了规格化处理，种浮点数的有效数字段都做了规格化处理，其整数位总是其整数位总是1 1。但需注意，只有
