1、 目目 标标通过本章的学习，将能够：1.描述装配和封装的总趋势与设计约束条件；2.说明并讨论传统装配方法；3.描述不同的传统封装的选择；4.讨论7种先进装配和封装技术的优势与限制。引引 言言 在制造工艺完成时，通过电测试的硅片准备进行单个芯片的装配和封装。这些在最终装配和封装中进行，被称为集成电路制造过程的后道工序。最终装配和封装在集成电路后道工序是两个截然不同过程，每个都有它特殊的工艺和工具。在传统工艺中，集成电路最终装配从硅片上分离出每个好的芯片并将芯片粘贴在金属引线框架或管壳上，用细线将芯片表面的金属压点和提供芯片电通路的引线框架内端互连起来，最终装配后，集成电路是将芯片封装在一个保护管
2、壳内。现在最常用的封装是塑料包封芯片，这种塑料包封提供环境保护并形成更高级装配连接的管脚。传统装配与封装传统装配与封装硅片测试和拣选引线键合分片塑料封装最终封装与测试贴片Figure 20.1 集成电路封装的集成电路封装的4个重要功能个重要功能1.保护芯片以免由环境和传递引起损坏；2.为芯片的信号输入和输出提供互连；3.芯片的物理支撑；4.散热典型 IC 封装形式四边形扁平封装(QFP)无管脚芯片载体(LCC)塑料电极芯片载体(PLCC)双列直插封装(DIP)薄小型封装(TSOP)单列直插封装(SIP)Figure 20.2 关于集成电路封装形式关于集成电路封装形式 集成电路封装层次集成电路封
3、装层次第二级封装 印刷电路板装配 第一级封装：IC 封装最终产品装配：电路板装到系统中的最终装配 为在印刷电路板上固定的金属管脚管脚管脚插入孔中然后在 PCB背面焊接表面贴装芯片被焊在 PCB的铜焊点上.边缘连接电极插入主系统PCB组件主电子组件板电极Figure 20.3 传统装配传统装配 最终装配由要求粘贴芯片到集成电路底座上的操作构成。由于制造的大部分成本已经花在芯片上。因此在最终装配过程中成品率是至关重要的。在20世纪90年代后期，所有集成电路装配中估计有95采用了传统的最终装配，并由下面4步构成：背面减薄 分片 装架 引线键合 背面减薄背面减薄 最终装配的第一步操作是背面减薄。在前端
4、制造过程中，为了使破损降到最小，大直径硅片相应厚些（300mm的硅片是775m厚）。然而硅片在装配开始前必须减薄。通常被减薄到200500m的厚度。较薄的硅片更容易划成小芯片并改善散热，也有益于在装配中减少热应力。使用全自动化机械进行背面减薄（见下图）。背面减薄被精细的控制，使引入到硅片的应力降到最低。在某些情况下，背面减薄后，在背面在淀积金属，用于改善到底座的导电率以及芯片共晶焊。背面减薄示意图背面减薄示意图转动和摆动秆转动卡盘上的硅片向下施加力板仅在硅片转换角度过程中转动Figure 20.4 硅片锯和被划硅片硅片锯和被划硅片硅片台锯刃Figure 20.5 装片用的典型的引线框架装片用的
5、典型的引线框架芯片引线引线框架塑料 DIPFigure 20.6 芯片粘结芯片粘结 环氧树脂粘贴 共晶焊粘贴 玻璃焊料粘贴 环氧树脂粘贴 是将芯片粘贴到引线框架或基座上最常用的方法。环氧树脂被滴在引线框架或基座的中心，芯片贴片工具将芯片背面放在环氧树脂上（见下图）。接下来是加热循环以固化环氧树脂。环氧树脂粘贴环氧树脂粘贴芯片环氧树脂引线框架Figure 20.7 共晶焊粘贴 共晶定义使它的熔点降至最低的熔态混合。然后用合金方法将金粘接到基座上，基座通常或是引线框架或是陶瓷基座（90以上的Al2O3）。典型地，基座有一个金或银的金属化表面。当加热到420约6秒钟时芯片和框架之间形成共晶合金互连。
6、共晶贴片提供了良好的热通路和机械强渡。对于双极集成电路共晶焊粘贴技术更普遍。Au-Si 共晶贴片SiliconGold film金/硅共晶合金Al2O3Figure 20.8 引线键合引线键合 引线键合是将芯片表面的铝压点和引线框架上的电极内端（有时称为柱）进行电连接最常用的方法（见下图）。引线键合放置精度通常是5m。键合线或是金或是铝，因为它在芯片压点和引线框架内端压点都形成良好键合，通常引线直径是2575m之间。三种基本引线键合的叫法各取自在引线端点工艺中使用的能量类型。三种引线键合方法是：热压键合 超声键合 热超声球键合从芯片压点到引线框架的引线键合从芯片压点到引线框架的引线键合压模混合
7、物引线框架压点芯片键合的引线管脚尖Figure 20.9 芯片到引线框架的引线键合芯片到引线框架的引线键合 Photo 20.1 热压键合热压键合柱器件压点Figure 20.10 超声线键合顺序超声线键合顺序引线楔压劈刀(1)劈刀向上移动导给劈刀更长的引线(3)超声能压力引线框架(4)劈刀向上移动在压点旁将引线折断(5)(2)Al 压点 超声能压力压力芯片Figure 20.11 热超声球键合热超声球键合(2)H2 火焰球(1)金丝毛细管劈刀(5)压力和加热形成压点引线框架(6)劈刀向上移动在压点旁将引线折断在压点上的焊球压力和超声能芯片(3)劈刀向上移动并导入更长的引线Die(4)Figu
8、re 20.12 引线键合拉力试验引线键合拉力试验柱器件测试中的芯片钩 样品卡Figure 20.13 传统封装传统封装 IC有许多传统封装形式，封装必须保护芯片免受环境中潮气和沾污的影响及传运时的损坏。IC封装形成了在引线框架上互连到芯片压点的管脚，它们用于第二级装配电路板。芯片压点的间距范围从60115m。引线框架电极从该压点间距扇出到用在电路板上更大的压点间距。在早期是普遍的金属壳封装，现在它仍然用于分立器件和SSI。芯片被粘贴在镀金头的中心，并用引线键合到管脚上。在管脚周围形成玻璃密封，一个金属盖被焊到基座上以形成密封。例子是金属TO型（晶体管外形）封装，如图所示。两种最广泛使用的传统
9、IC封装材料是：塑料封装 陶瓷封装 TO-型金属封装型金属封装Figure 20.14 塑料封装塑料封装从引线框架上去除连接边从引线框架上去除连接边芯片引线框架连接边连接边去除线Figure 20.15 双列直插封装双列直插封装(DIP)Figure 20.16A 单列直插封装单列直插封装(SIP)Figure 20.16B 薄小型封装薄小型封装(TSOP)（用于存储器和智能卡）用于存储器和智能卡）Figure 20.16C 双列存储器模块双列存储器模块(SIMM)Figure 20.16D 四边形扁平封装四边形扁平封装(QFP)Figure 20.16E 具有具有J型管脚的塑料电极芯片载体型
10、管脚的塑料电极芯片载体(PLCC)Figure 20.16F 无引线芯片载体无引线芯片载体(LCC)Figure 20.16G 陶瓷封装陶瓷封装 陶瓷封装被用于集成电路封装，特别是目前应用于要求具有气密性好、高可靠性或者大功率的情况。陶瓷封装有两种方法：耐熔（高熔点）陶瓷；薄层陶瓷。耐熔陶瓷基座是集成电路封装常用的，它由氧化铝粉和适当的玻璃粉及一种有机媒质混合而构成浆料，浆料被铸成大约1密耳厚的薄片，干化，然后制作布线图案以制成一个多层陶瓷基座（见下图）。用户连线电路被淀积在单层上，用金属化通孔互连不同的层。分层耐熔陶瓷加工顺序分层耐熔陶瓷加工顺序陶瓷互连层4层分层Figure 20.17 陶
11、瓷针栅阵列（陶瓷针栅阵列（PGA）Courtesy of Advanced Micro Devices Photo 20.2 薄层陶瓷薄层陶瓷CERDIP 封装封装陶瓷盖玻璃密封陶瓷基座金属管脚环氧树脂和引线框架上的芯片剖面标志槽横截平面Figure 20.18 终测终测 所有装配和封装芯片都要进行最终电测试以确保集成电路质量。测试与硅片分类时所做的功能测试相同。集成电路芯片处理器要在自动测试设备上进行单个芯片测试。集成电路处理器迅速将每个集成电路插入测试仪的电接触孔。小而有弹性的针，被称为弹簧针，使管壳上管脚实现电接触以便进行电学测试。具有数量多的输入/输出管脚和管壳占面积小的先进集成电路封
12、装对于终测造成挑战。专用的测试固定装置，通常称为接触件或管座，用于进行集成电路管壳上管脚和自动测试仪上接触针之间的电连接（见下图）。为为IC管壳准备的测试管座管壳准备的测试管座Figure 20.19 先进的装配与封装先进的装配与封装先进的集成电路封装设计包括：倒装芯片 球栅阵列(BGA)板上芯片(COB)卷带式自动键合(TAB)多芯片模块(MCM)芯片尺寸封装(CSP)园片级封装 倒装芯片倒装芯片 倒装芯片是将芯片的有源面（具有表面键合压点）面向基座的粘贴封装技术。这是目前从芯片器件到基座之间最短路径的一种封装设计，为高速信号提供了良好的电连接。由于它不使用引线框架或塑料管壳，所以重量和外形
13、尺寸也有所减小。倒装芯片技术使用的凸点通常有5Sn和95pb组成的锡/铅焊料，以互连基座和芯片键合压点（见下图）。通常用的焊料凸点工艺被称为C4（可调整芯片支撑的工艺）。倒装芯片封装倒装芯片封装压点上的焊料凸点硅芯片基座连接管座金属互连通孔Figure 20.20 硅片压点上的硅片压点上的C4焊料凸点焊料凸点回流工艺金属淀积和刻蚀第二层金属淀积SnPb(3)在回流过程中焊球形成(4)Oxide氮化硅Al压点(1)第三层复合金属Cu-SnCr+CuCr(2)Figure 20.21 倒装芯片的环氧树脂填充术倒装芯片的环氧树脂填充术 关于倒装芯片可靠性的一个重要问题是硅片和基座之间热膨胀系数（CT
14、E）失配。严重的CTE失配将应力引入C4焊接点并由于焊接裂缝引起早期失效。通过在芯片和基座之间用流动环氧树脂填充术使问题得以解决（见下图）。焊料凸点芯片环氧树脂基座Figure 20.22 倒装芯片面阵焊接凸点与引线键合倒装芯片面阵焊接凸点与引线键合 因为倒装芯片技术是面阵技术，它促进了对封装中更多输入/输出管脚的要求。这意味着C4焊料凸点被放在芯片表面的x-y格点上，对于更多管脚数有效利用了芯片表面积。压点周边阵列倒装芯片凸点面阵列Figure 20.23 具有球栅阵列（具有球栅阵列（BGA）的芯片）的芯片 Photo 20.3 球栅阵列球栅阵列盖引线基座金属通孔焊球芯片压点环氧树脂热通孔F
15、igure 20.24 板上芯片(COB)IC 芯片印刷电路板Figure 20.25 卷带式自动键合卷带式自动键合(TAB)聚合物条带铜引线Figure 20.26 多芯片模块多芯片模块(MCM)MCM 基座单个芯片Figure 20.27 芯片尺寸封装芯片尺寸封装 集成电路封装设计追求在增强电性的同时追求更低的成本、更轻的重量以及更薄的厚度。在20世纪90年代集成电路封装接近于硅芯片相同尺寸范围的发展，导致芯片尺寸封装的概念。芯片尺寸封装（CSP）的一般定义是小于芯片战地面积（表面积）1.2倍的集成电路封装形式。由于CSP封装和芯片有大致相同的尺寸，尤其是当芯片采用面阵列凸点技术时，它使第
16、二级电路板表面积得以有效利用，当今主要的CSP封装技术是前面讨论的倒装芯片和BGA法，因为两者都采用了凸点互连。更进一步，CSP包括基座上的多芯片，它包含了MCM的概念。倒装是一种发展的最快的先进封装方法（见下图）。先进的封装趋势先进的封装趋势199620011997 1998 1999 20000180060090012001500300直接芯片粘贴板上倒装芯片卷带式转动键合其他单位（百万）YearsFigure 20.28 芯片尺寸封装的差异芯片尺寸封装的差异Table 20.2 园片级封装园片级封装 目前为止，所有将芯片上压点和基座上标准压点连接的集成电路装配与封装都是在由硅片上分离出来
17、的芯片上进行的。这种工艺造成了前端硅片制造工艺与生产最终集成电路的后端装配和封装间的自然脱离。为了增加生产效率同时获得更低成本，在20世纪90年代后期开发了园片级封装。园片级封装是第一级互连和在划片前硅片上的封装I/O端的形式（见下图）。许多封装设计师都建议对于园片级封装要使用倒装芯片的材料和工艺技术。园片级封装园片级封装 具有 C4 凸点的单个芯片Figure 20.29 C4 凸点硅片Photograph provided courtesy of Advanced Micro Devices Photo 20.4 园片级封装的设计概念园片级封装的设计概念芯片附着材料连接引线焊接球Figure 20.30 标准测试流程与园片级封装测试流程比较标准测试流程与园片级封装测试流程比较WLP 制造园片级老化园片级功能测试划片园片级拣选板上装配硅片级封装测试流程硅片级封装测试流程装入卷带和卷轴硅片探测划片封装单个集成电路管壳级的管座/老化管壳级的功能测试标准测试流程标准测试流程Figure 20.31 园片级封装特征与优势园片级封装特征与优势Table 20.3
