1、第七章组合逻辑电路第七章组合逻辑电路 第一节组合逻辑电路的分析第一节组合逻辑电路的分析 第二节组合逻辑电路的设计第二节组合逻辑电路的设计 第三节编码器第三节编码器 第四节译码器第四节译码器 第五节加法器第五节加法器第一节组合逻辑电路的分析第一节组合逻辑电路的分析 分析组合逻辑电路的目的就是确定电路的逻辑功能，即根据分析组合逻辑电路的目的就是确定电路的逻辑功能，即根据已知逻辑电路，找出其输入和输出之间的逻辑关系，并写出逻辑已知逻辑电路，找出其输入和输出之间的逻辑关系，并写出逻辑表达式。表达式。一般分析步骤如下一般分析步骤如下:1.写出已知逻辑电路的函数表达式。方法是直接从输入到输出逐级写出已知逻
2、辑电路的函数表达式。方法是直接从输入到输出逐级写出逻辑函数表达式写出逻辑函数表达式 2.化简逻辑函数，得到最简逻辑表达式化简逻辑函数，得到最简逻辑表达式 3.列出真值表列出真值表 4.根据真值表或最简逻辑表达式确定电路功能。组合电路分析的一根据真值表或最简逻辑表达式确定电路功能。组合电路分析的一般步骤可用般步骤可用图图7-1所示框图表示。所示框图表示。返回第二节组合逻辑电路的设计第二节组合逻辑电路的设计 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。逻辑电路，这就是设计组合逻辑电路时要完成
3、的工作。组合逻辑电路的设计，通常可按如下步骤进行组合逻辑电路的设计，通常可按如下步骤进行:1.将给出的实际逻辑问题进行逻辑抽象。根据命题要求对逻辑功能将给出的实际逻辑问题进行逻辑抽象。根据命题要求对逻辑功能进行分析，确定哪些是输入变量，哪些是输出变量，以及它们之进行分析，确定哪些是输入变量，哪些是输出变量，以及它们之间的逻辑关系。并进行逻辑赋值，即确定什么情况下为逻辑间的逻辑关系。并进行逻辑赋值，即确定什么情况下为逻辑1，什，什么情况为逻辑么情况为逻辑0。2.根据给定的因果关系列出真值表。值得提出的是，状态赋值不同，根据给定的因果关系列出真值表。值得提出的是，状态赋值不同，得到的真值表也不一样
4、。得到的真值表也不一样。下一页返回第二节组合逻辑电路的设计第二节组合逻辑电路的设计 3.根据真值表写出相应的逻辑表达式，然后进行化简，并转换成命根据真值表写出相应的逻辑表达式，然后进行化简，并转换成命题所要求的逻辑函数表达式题所要求的逻辑函数表达式 4.根据化简或变换后的逻辑函数表达式，画出逻辑电路图。根据化简或变换后的逻辑函数表达式，画出逻辑电路图。组合逻辑电路设计的一般步骤，可用组合逻辑电路设计的一般步骤，可用图图7-4所示框图表示。所示框图表示。上一页返回第三节编码器第三节编码器 所谓编码就是用文字、符号或数码表示某一对象或信号的过所谓编码就是用文字、符号或数码表示某一对象或信号的过程。
5、例如，对运动员的编号，对单位邮政信箱的编号等就是编码程。例如，对运动员的编号，对单位邮政信箱的编号等就是编码 编码器是能够实现编码的逻辑电路。编码器是一个多输入、编码器是能够实现编码的逻辑电路。编码器是一个多输入、多输出的电路通常输入端多于输出端。多输出的电路通常输入端多于输出端。常用的编码器有二进制编码器、二一十进制编码器、优先编常用的编码器有二进制编码器、二一十进制编码器、优先编码器等。码器等。一、二进制编码器一、二进制编码器 二进制编码器是由二进制编码器是由n位二进制数表示位二进制数表示2n个信号的编码电路个信号的编码电路下一页返回第三节编码器第三节编码器 下面以一个下面以一个8线一线一
6、3线编码器为例子，说明编码器的电路结构线编码器为例子，说明编码器的电路结构和工作原理。和工作原理。8线线-3线编码器有线编码器有8个输入端和个输入端和3个输出端。个输出端。图图7-6所示是它的所示是它的框图。框图。1.分析要求，确定输出二进制位数分析要求，确定输出二进制位数 输入用输入用I0,I1，I7表示十进制表示十进制0-7八个数。八个数。即由于即由于23=8,8个信号可用一组三位二进制数来表示，所以编个信号可用一组三位二进制数来表示，所以编码器的输出是一组三位二进制代码，用码器的输出是一组三位二进制代码，用Y2、Y1、Y0表示。表示。2.列真值表列真值表 因为在任一时刻，编码器只能对一个
7、输入信号进行编码，即因为在任一时刻，编码器只能对一个输入信号进行编码，即输入的输入的I0,I1，I7这这8个输入变量中，其中任一个为个输入变量中，其中任一个为1时，其他时，其他7个均应为个均应为0。由此可得真值表，如。由此可得真值表，如表表7-4所示。所示。上一页下一页返回第三节编码器第三节编码器3.写表达式写表达式由真值表可写出如下表达式由真值表可写出如下表达式上一页下一页返回第三节编码器第三节编码器用与非一与非表达式表示为用与非一与非表达式表示为 4.画逻辑图画逻辑图 根据与非根据与非-与非表达式画逻辑图，如与非表达式画逻辑图，如图图7-7所示。所示。上一页下一页返回第三节编码器第三节编码
8、器二、二一十进制编码器二、二一十进制编码器 将十进制数将十进制数09编成二进制代码的电路，称为二一十进制编编成二进制代码的电路，称为二一十进制编码器。要对十个信号进行编码，至少需要码器。要对十个信号进行编码，至少需要4位二进制代码。因为位二进制代码。因为24 10，所以二一十进制编器有，所以二一十进制编器有10个输入和个输入和4个输出。个输出。现以现以8421 B C D码为例说明电路结构及工作原理。码为例说明电路结构及工作原理。1.分析要求分析要求 确定输入二进制位数，用确定输入二进制位数，用I0I9表示十进制数。输出为表示十进制数。输出为4位二位二进制代码用进制代码用Y3Y0表示。表示。2
9、.列真值表列真值表 真值表如真值表如表表7-5所示。所示。上一页下一页返回第三节编码器第三节编码器3.写表达式写表达式由真值表可写出下列表达式由真值表可写出下列表达式:4.画逻辑图画逻辑图根据上式画逻辑图，如根据上式画逻辑图，如图图7-8所示所示上一页返回第四节译码器第四节译码器一、二进制译码器一、二进制译码器 1.工作原理工作原理 二进制译码器的输入变量为二进制译码器的输入变量为n个，每一组输入组合为一个个，每一组输入组合为一个n位位二进制代码，它们会使二进制代码，它们会使2n个输出中所对应的一个分别产生有效电个输出中所对应的一个分别产生有效电平平(设计时可确定输出高电平有效，也可以确定输出
10、低电平有效设计时可确定输出高电平有效，也可以确定输出低电平有效)，所以这种译码器可称为所以这种译码器可称为n线一线一2n线译码器。它的工作情况相当于根线译码器。它的工作情况相当于根据号码寻找有效的输出端，因此输入端可称为据号码寻找有效的输出端，因此输入端可称为“地址地址”。下一页返回第四节译码器第四节译码器2.二变量译码器二变量译码器 (1)设二变量输入为设二变量输入为A,B,输入变量的最小项组合为输入变量的最小项组合为 输出有四条线输出有四条线 设控制端为设控制端为E，当，当E=0时，译码器工作，否时，译码器工作，否则，译码器禁止。则，译码器禁止。(2)列真值表，如列真值表，如表表7-6所示
11、所示(设输出低电平有效设输出低电平有效)(3)写表达式写表达式上一页下一页返回第四节译码器第四节译码器 (4)画逻辑图，如画逻辑图，如图图7-9所示所示 3.三变量译码器三变量译码器 现以中规模集成片现以中规模集成片74LS138为例说明三变量译码器的工作原为例说明三变量译码器的工作原理、特点、功能及应用。理、特点、功能及应用。74LS138逻辑图如逻辑图如图图7-10(a)所示，逻辑符号如所示，逻辑符号如图图7-10(b)所示。所示。真值表如真值表如表表7-7所示。所示。4.应用应用(1)扩展译码器输入端扩展译码器输入端(2)作逻辑函数发生器作逻辑函数发生器上一页下一页返回第四节译码器第四节
12、译码器二、显示译码器二、显示译码器 在数字测量仪表和各种数字系统中，都需要将数字量直观地在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来。数字显示电路是许多数字设备不可缺少的组成部分。显示出来。数字显示电路是许多数字设备不可缺少的组成部分。数字显示电路通常由计数器数字显示电路通常由计数器(对脉冲个数进行计数，输出对脉冲个数进行计数，输出BCD码码)、译码器、驱动器和显示器等部分构成，如译码器、驱动器和显示器等部分构成，如图图7-13所示。下面对显所示。下面对显示器和译码驱动器分别进行介绍。示器和译码驱动器分别进行介绍。上一页下一页返回第四节译码器第四节译码器1.数字显示器件数字显示
13、器件数字显示器件按发光物质的不同可分为四类数字显示器件按发光物质的不同可分为四类:第一类第一类:气体放电显示器，如辉光数码管、等离子体显示板等气体放电显示器，如辉光数码管、等离子体显示板等第二类第二类:荧光数字显示器，如荧光数码管、场致发光数字板等荧光数字显示器，如荧光数码管、场致发光数字板等第三类第三类:半导体显示器，亦称为发光二极管半导体显示器，亦称为发光二极管(LED)显示器显示器第四类第四类:液体数字显示器，如液晶显示器、电泳显示器等液体数字显示器，如液晶显示器、电泳显示器等上一页下一页返回第四节译码器第四节译码器 2.BCD一七段显示译码器一七段显示译码器 半导体数码管和液晶显示器都
14、可以用半导体数码管和液晶显示器都可以用CMOS和和TTL集成电路集成电路直接驱动。为此，需要使用显示译码器将直接驱动。为此，需要使用显示译码器将BCD代码译成数码管所代码译成数码管所需要的驱动信号，以便使数码管用十进制数字显示出需要的驱动信号，以便使数码管用十进制数字显示出BCD代码所代码所代表的数值。代表的数值。(1)共阴极共阴极LE D数码管显示译码器数码管显示译码器(2)共阳极共阳极LED数码管显示译码器数码管显示译码器(3)液晶七段数码显示译码器液晶七段数码显示译码器上一页返回第五节加法器第五节加法器一、半加器一、半加器 1.定义与真值表定义与真值表 两个两个1位二进制数相加，叫做半加
15、。能够实现半加的逻辑电位二进制数相加，叫做半加。能够实现半加的逻辑电路称为半加器。路称为半加器。设两个设两个1位二进制数为位二进制数为A,B，半加器本位和为，半加器本位和为S，向高位进位，向高位进位为为C。根据二进制加法法则，得半加器真值表，如。根据二进制加法法则，得半加器真值表，如表表7-9所示。所示。2.逻辑表达式逻辑表达式由真值表得半加器逻辑表达式为由真值表得半加器逻辑表达式为下一页返回第五节加法器第五节加法器 3.根据表达式画逻辑图根据表达式画逻辑图 用异或门和与门实现半加器用异或门和与门实现半加器 半加器电路图如半加器电路图如图图7-20(a)所示，逻辑符号如所示，逻辑符号如图图7-
16、20(b)所示。所示。二、全加器二、全加器 1.定义与真值表定义与真值表 所谓全加运算，是指两个多位二进制数相加时，第所谓全加运算，是指两个多位二进制数相加时，第i位的被加位的被加数数Ai和加数和加数Bi及来自相邻低位的进位数及来自相邻低位的进位数Ci-1三者相加，其结果得到三者相加，其结果得到本位和数本位和数Si及向相邻高位的进位数及向相邻高位的进位数Ci。能够实现全加运算的电路称。能够实现全加运算的电路称为全加器。为全加器。根据全加运算的含义和二进制运算法则，可得全加器真值表，根据全加运算的含义和二进制运算法则，可得全加器真值表，如如表表7-10所示。所示。上一页下一页返回第五节加法器第五
17、节加法器2.逻辑表达式逻辑表达式由真值表可写出全加器的逻辑表达式为由真值表可写出全加器的逻辑表达式为 3.由表达式画逻辑图由表达式画逻辑图 根据上式可画出全加器逻辑图如根据上式可画出全加器逻辑图如图图7-21(a)所示，所示，图图7-21(b)所示为逻辑符号。所示为逻辑符号。上一页下一页返回第五节加法器第五节加法器将上式进行变换，并令将上式进行变换，并令则则根据上式可画出用与非门构成的全加器逻辑图，如根据上式可画出用与非门构成的全加器逻辑图，如图图7一一22所示所示上一页返回表表7-4二进制编码器真值表二进制编码器真值表返回表表7-5 8421BCD码编码器真值表码编码器真值表返回表表7一一6
18、二变量译码器真值表二变量译码器真值表返回表表7-7 74LS138译码器真值表译码器真值表返回表表7一一9半加器真值表半加器真值表返回表表7-10全加器真值表全加器真值表返回图图7-1组合逻辑电路分析步骤框图组合逻辑电路分析步骤框图返回图图7-4组合逻辑电路设计步骤框图组合逻辑电路设计步骤框图返回图图7一一6二进制编码器框图二进制编码器框图返回图图7一一7三位二进制编码器三位二进制编码器返回图图7-8二二-十进制编码器十进制编码器返回图图7-9二变量译码器二变量译码器返回图图7-10 74LS138译码器译码器返回图图7-13数字显示电路组成方框图数字显示电路组成方框图返回图图7-20半加器半加器返回图图7-21全加器全加器返回图图7-22用与非门组成的全加器用与非门组成的全加器返回
