微机原理第5章存储器系统(final)课件.ppt

上传人(卖家):三亚风情 文档编号:3430540 上传时间:2022-08-30 格式:PPT 页数:111 大小:3.62MB
下载 相关 举报
微机原理第5章存储器系统(final)课件.ppt_第1页
第1页 / 共111页
微机原理第5章存储器系统(final)课件.ppt_第2页
第2页 / 共111页
微机原理第5章存储器系统(final)课件.ppt_第3页
第3页 / 共111页
微机原理第5章存储器系统(final)课件.ppt_第4页
第4页 / 共111页
微机原理第5章存储器系统(final)课件.ppt_第5页
第5页 / 共111页
点击查看更多>>
资源描述

1、第第5章章 存储器系统存储器系统第一节第一节 概述概述在现代计算机中,存储器是核心组成部分之一。因在现代计算机中,存储器是核心组成部分之一。因为有了它,计算机才具有为有了它,计算机才具有“记忆记忆”功能功能,才能把程序及,才能把程序及数据的代码保存起来,才能使计算机系统脱离人的干预,数据的代码保存起来,才能使计算机系统脱离人的干预,而自动完成信息处理的功能。而自动完成信息处理的功能。存储器的性能指标有:容量、速度和成本。存储器的性能指标有:容量、速度和成本。容量:容量:存储器系统的容量越大,表明其能够保存的信存储器系统的容量越大,表明其能够保存的信息量越多,相应计算机系统的功能越强;息量越多,

2、相应计算机系统的功能越强;速度:速度:一般情况下,相对于高速一般情况下,相对于高速CPU,存储器的存取存储器的存取速度总要慢速度总要慢1-2个数量级;个数量级;成本:成本:存储器的位成本也是存储器的重要性能指标。存储器的位成本也是存储器的重要性能指标。从整体看,其从整体看,其速度接近高速缓存的速度速度接近高速缓存的速度,其,其容量容量接近辅助存储器的容量接近辅助存储器的容量,而,而位成本接近廉价慢速位成本接近廉价慢速辅存辅存的平均价格。的平均价格。在计算机系统中常采用三级存储器结构在计算机系统中常采用三级存储器结构存储器分类存储器分类 随着计算机系统结构的发展和器件的发展,存随着计算机系统结构

3、的发展和器件的发展,存储器的种类日益繁多,分类的方法也有很多种。储器的种类日益繁多,分类的方法也有很多种。1)按构成存储器的器件和存储介质分类按构成存储器的器件和存储介质分类从理论上讲,从理论上讲,只要有两个明显稳定的物理状态只要有两个明显稳定的物理状态的器件和介的器件和介质都能用来存储二进制信息。质都能用来存储二进制信息。磁芯存储器磁芯存储器 (硬盘硬盘)半导体存储器半导体存储器 (内存内存)光电存储器光电存储器 (光盘光盘)磁膜,磁泡存储器磁膜,磁泡存储器(磁带磁带)存储器存储器2)按存取方式分类按存取方式分类RAM(Random Access Memory随机存取存储器随机存取存储器)通

4、过指令可以随机地、个别地对各个存储单元进通过指令可以随机地、个别地对各个存储单元进行访问。行访问。访问所需时间基本固定访问所需时间基本固定,而与存储单元,而与存储单元地址无关。地址无关。计算机的内存主要采用随机存储器。计算机的内存主要采用随机存储器。随机存储器多采用随机存储器多采用MOS(金属氧化物半导体金属氧化物半导体)型半导型半导体体集成电路芯片制成。易失性。集成电路芯片制成。易失性。DRAM(动态随机存取存储器)动态随机存取存储器)SRAM(静态随机存取存储器)静态随机存取存储器)ROM(Read Only Memory只读存储器只读存储器)只能读出不能写入的存储器,它通常用来存放固只能

5、读出不能写入的存储器,它通常用来存放固定不变的程序、汉字字型库、字符及图形符号等定不变的程序、汉字字型库、字符及图形符号等。由于它和。由于它和RAM分享主存的地址空间,所以仍分享主存的地址空间,所以仍属属于主存的一部分于主存的一部分。Mask ROM(掩膜掩膜ROM)PROM(Programmable ROM)EPROM(Erasable Programmable ROM)Flash ROM(快擦除快擦除ROM,或闪速存储器)或闪速存储器)3)按在计算机中的作用分类按在计算机中的作用分类可分为可分为主存主存(内存内存),辅存辅存(外存外存),缓冲存储器缓冲存储器等。主存速等。主存速度快,容量小

6、,位价格较高;辅存速度慢,容量大,度快,容量小,位价格较高;辅存速度慢,容量大,位价格低;缓冲存储器用在两个不同工作速度的部件位价格低;缓冲存储器用在两个不同工作速度的部件之间之间,在交换信息过程中起缓冲作用在交换信息过程中起缓冲作用半导体半导体存储器存储器只只 读读存储器存储器ROM随机存随机存取存储取存储器器RAM静态随机存储器静态随机存储器SRAM(高速)高速)动态随机存储器动态随机存储器DRAM(低速)低速)掩膜掩膜ROM(Mask ROM)可编程可编程ROM(PROM)可擦除可擦除PROM(EPROM)快擦除存储器(快擦除存储器(Flash ROM)(用于(用于Cache)(用于主存

7、储器)(用于主存储器)(BIOS存储器)存储器)主存储器主存储器RAMROM快擦型存储器快擦型存储器辅助存储器辅助存储器缓冲存储器缓冲存储器存储器存储器双极型半导体存储器双极型半导体存储器MOS存储器存储器(动态动态,静态静态)可编程只读存储器可编程只读存储器PROM可擦除可编程只读存储器可擦除可编程只读存储器 EPROM,EEPROM掩膜型只读存储器掩膜型只读存储器MROM磁盘存储器磁盘存储器磁带存储器磁带存储器光盘存储器光盘存储器一般使用一般使用DRAM芯片组成芯片组成 存储容量存储容量 含义:指存储器所包含的含义:指存储器所包含的存储单元的总数存储单元的总数 单位:单位:MB(1MB22

8、0字节)或字节)或GB(1GB230字节)字节)每个每个存储单元(一个字节)存储单元(一个字节)都有一个地址,都有一个地址,CPU按地按地址对存储器进行访问址对存储器进行访问 存取时间存取时间 含义:在存储器地址被选定后,存储器读出数据并送含义:在存储器地址被选定后,存储器读出数据并送到到CPU(或者是把或者是把CPU数据写入存储器)所需要的时间数据写入存储器)所需要的时间 单位:单位:ns(1ns=10-9秒)秒)主存储器主存储器存储器体系结构存储器体系结构在微型机系统中,存储器是很重要的组成部在微型机系统中,存储器是很重要的组成部分,虽然存储器的种类很多,但它们在系统中的分,虽然存储器的种

9、类很多,但它们在系统中的整体结构及读写的工作过程是基本相同的。一般整体结构及读写的工作过程是基本相同的。一般情况下,情况下,一个存储器系统由以下几部分构成一个存储器系统由以下几部分构成。1)基本存储单元基本存储单元一个基本存储单元可以存放一个基本存储单元可以存放一位二进制信息一位二进制信息,其内部有两个稳定且互相对立的状态,并能够在其内部有两个稳定且互相对立的状态,并能够在外部对其状态进行识别和改变。外部对其状态进行识别和改变。双稳电路双稳电路(高,低电平高,低电平);磁化单元磁化单元(正向,反向正向,反向)2)存储体存储体一个基本存储单元只能保存一位二进制信息,一个基本存储单元只能保存一位二

10、进制信息,若要存放若要存放MN个二进制信息,就要用个二进制信息,就要用MN个基个基本存储单元,它们按一定的规则排列起来,这些本存储单元,它们按一定的规则排列起来,这些由由基本存储单元所构成的阵列基本存储单元所构成的阵列称为存储体或存储称为存储体或存储矩阵。矩阵。微机系统的内存是按字节组织的,微机系统的内存是按字节组织的,每个字节由每个字节由8个基本的存储单元构成个基本的存储单元构成,能存放,能存放8位二进制信息,位二进制信息,CPU把这把这8位二进制信息作为一个整体来进行处理。位二进制信息作为一个整体来进行处理。3)地址译码器地址译码器由于存储器系统是由许多存储单元构成的,由于存储器系统是由许

11、多存储单元构成的,每个存储单元存放每个存储单元存放8位二进制信息,每个存储单元位二进制信息,每个存储单元都用不同的地址加以区分。都用不同的地址加以区分。CPU要对某个存储单要对某个存储单元进行读元进行读/写操作,必须先通过地址总线,向存储写操作,必须先通过地址总线,向存储器系统发出所需访问的存储单元的地址码。器系统发出所需访问的存储单元的地址码。地址地址译码器的作用是用来接受译码器的作用是用来接受CPU送来的地址信号送来的地址信号,并并对它们进行译码,选择与地址码相对应的存储单对它们进行译码,选择与地址码相对应的存储单元,以便对该单元进行操作元,以便对该单元进行操作。地址译码有两种方式:地址译

12、码有两种方式:单译码单译码和和双译码双译码。内存储器结构与工作过程示意图内存储器结构与工作过程示意图0000000000000000000000000000000110110111Write信号信号内存内存CBAY0Y1Y2Y3Y4Y5Y6Y7000111001010011100101110有有n根地址线,最多可选通根地址线,最多可选通2n个地址个地址单译码:单译码:适用于小容量存储器,存储器线性排列,适用于小容量存储器,存储器线性排列,以字选择线来选择某个字的所有位以字选择线来选择某个字的所有位,特点是译码,特点是译码输出线较多。当地址码有输出线较多。当地址码有10根时,有根时,有21010

13、24根根输出线,分别控制输出线,分别控制1024条字选择线。条字选择线。双译码:双译码:存储器以矩阵的形式排列,存储器以矩阵的形式排列,将地址线分将地址线分成两部分,对应的地址译码器也是两部分,即行成两部分,对应的地址译码器也是两部分,即行译码器和列译码器译码器和列译码器,行译码器输出,行译码器输出行地址选择信行地址选择信号号,列译码器输出,列译码器输出列地址选择信号列地址选择信号,行列选择线,行列选择线交叉处即为选中的内存单元。其特点是译码输出交叉处即为选中的内存单元。其特点是译码输出线较少,适合于较大的存储器系统。线较少,适合于较大的存储器系统。地址译码电路地址译码电路译译码码器器A5A4

14、A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码双译码可简化芯片设计双译码可简化芯片设计主要采用的译码结构主要采用的译码结构例例:将将n根地址线分成根地址线分成MN,相应的存储单元为相应的存储单元为2M2N,地址选择线共有地址选择线共有2M+2N条条,大大小于大大小于2n条条存存储储单单元元列列译译码码器器N根根M根根n根根行行译译码码器器2M选择线选择线2N选择线选择线4)片选与读写控制信号片选与读写控制信号片选信号片选信号用以实现芯片的选择,对于一个芯用以实现芯片的选择,对于一个芯片来说,只有片

15、选信号有效,才能对其进行读写片来说,只有片选信号有效,才能对其进行读写操作。应首先使芯片的操作。应首先使芯片的片选信号有效片选信号有效(大地址大地址),才,才能选择其中的存储单元进行操作。能选择其中的存储单元进行操作。读写控制信号读写控制信号用来实现对存储器中数据的流用来实现对存储器中数据的流向的控制。向的控制。b7b6b0b0b6b7数数据据总总线线DBb0b6b7b7b6b0b0b6b7RD(读读)WR(写写)译译码码器器地地址址总总线线AB12345输出地址输出地址地址选通地址选通读信号有效读信号有效数据从内存输出数据从内存输出数据上数据总线数据上数据总线b7b6b0b0b6b7数数据据

16、总总线线DBb0b6b7b7b6b0b0b6b7RD(读读)WR(写写)译译码码器器地地址址总总线线AB12345输出地址输出地址地址选通地址选通写信号有效写信号有效数据进入内存数据进入内存数据从数据从CPU上数据总线上数据总线I/O电路位于系统数据总线与被选中的存储单元之间,电路位于系统数据总线与被选中的存储单元之间,用来控制信息的读出与写入,必要时,还可包含对用来控制信息的读出与写入,必要时,还可包含对I/O信信号的驱动及放大处理功能。号的驱动及放大处理功能。5)I/O电路电路6)集电极开路或三态输出缓冲器集电极开路或三态输出缓冲器为了扩充存储器系统的容量,常常需要将几片为了扩充存储器系统

17、的容量,常常需要将几片RAM芯片的数据线并联使用或与双向的数据线相连,这就要用芯片的数据线并联使用或与双向的数据线相连,这就要用到集电极开路或三态缓冲器。到集电极开路或三态缓冲器。7)其他外围电路其他外围电路对不同类型的存储器系统,有时需要一些特殊的外围对不同类型的存储器系统,有时需要一些特殊的外围电路,如动态刷新电路等。电路,如动态刷新电路等。第二节第二节 读写存储器读写存储器RAMRAM在微机系统的工作过程中可以随时地对其中的各在微机系统的工作过程中可以随时地对其中的各个存储单元进行读个存储单元进行读/写操作。写操作。一、一、静态静态RAM1)基本存储单元基本存储单元ABVcc(+5V)T

18、3T4T1T2T1,T2控制管控制管T3,T4负载管负载管T1截止,截止,A=1(高电平高电平)T2导通,导通,B=0(低电平低电平)T1导通,导通,A=0(低电平低电平)T2截止,截止,B=1(高电平高电平)双稳双稳电路电路ABVcc(+5V)T3T4T1T2T5T6T8T70D0D)/(OI)/(OIX地地址址译译码码线线接接Y地地址址译译码码线线写过程写过程1)X译码线为高译码线为高,T5,T6导通;导通;2)Y译码线为高译码线为高,T7,T8导通导通;3)数据信号从两数据信号从两边边I/O输入输入,使使T1,T2分别导分别导通或截止;通或截止;T7,T8是公用的,不属是公用的,不属于具

19、体的存储单元。于具体的存储单元。4)X,Y译码信号消失译码信号消失,存存储单元状态稳定保持储单元状态稳定保持ABVcc(+5V)T3T4T1T2T5T6T8T70D0D)/(OI)/(OIX地地址址译译码码线线接接Y地地址址译译码码线线读过程读过程1)X译码线为高译码线为高,T5,T6导通;导通;2)Y译码线为高译码线为高,T7,T8导通导通;3)数据信号从数据信号从A,B输出输出,送至两送至两边的边的I/O线上,线上,驱动差动放大驱动差动放大器,判断信号器,判断信号值;值;4)X,Y译码信号消失译码信号消失,存储单元存储单元状态保持不变。状态保持不变。2)静态静态RAM存储芯片存储芯片Int

20、el2114Intel2114是一种是一种1K4bit的静态存储芯片,的静态存储芯片,其最基本的存储单元是六管存储电路。其最基本的存储单元是六管存储电路。10位地址位地址线线,4位数据线位数据线。有有1024个个4bit的存储单元的存储单元。4096个基本存储电个基本存储电路,排列形式为路,排列形式为6464,存储单元的排列形式是,存储单元的排列形式是6416,6根根地址线用于地址线用于行译码行译码,4根根用于用于列译码列译码,即每行中每即每行中每4个基本存储电路是同一地址,但分个基本存储电路是同一地址,但分别接不同的别接不同的I/O线。线。6464存存储储矩矩阵阵行行选选择择输输入入数数据据

21、控控制制列列I/O电电路路列列选选择择A0A2A1A9A3A4A5A6A7A8I/O0I/O1I/O2I/O3CSWRVCCGNDCS为高电平为高电平,封,封锁与门,使输入输锁与门,使输入输出缓冲器高阻,数出缓冲器高阻,数据不能进行读写操据不能进行读写操作。作。CS为低电平,为低电平,WR为高电平,为高电平,读控制读控制线有效,数据从存线有效,数据从存储器流向数据总线。储器流向数据总线。读控制线读控制线写控制线写控制线CS为低电平,为低电平,WR为低电为低电平,平,写控制线有效,数据写控制线有效,数据从数据总线流向存储器。从数据总线流向存储器。9GND181A62A5A43A341817161

22、5VCCA7A8A95A06A1A27814131211I/O0I/O1I/O2I/O3CSWRIntel 2114引脚图引脚图A0-A9:地址信号地址信号,输入输入,选通选通1024个地址单元。个地址单元。I/O0-I/O3:数据信号数据信号,双向双向,每个地址单元每个地址单元4位二进制。位二进制。CS:片选,:片选,低电平有效低电平有效,有效时才能对芯片操作有效时才能对芯片操作WR:读:读/写控制线,写控制线,低电平时,低电平时,数据由数据总线数据由数据总线写入存储器;写入存储器;高电平时,高电平时,数据由存储器输出数据由存储器输出至数据总线。至数据总线。二、二、动态动态RAM1)基本存储

23、单元基本存储单元由由T1与与C构成,当构成,当C充有充有电荷,存储单元为电荷,存储单元为1,反,反之为之为0。依靠依靠C的充放电原的充放电原理来保存信息。理来保存信息。写操作:写操作:字选线为高,字选线为高,T1导通,数据信息通过数据导通,数据信息通过数据线进入存储单元;线进入存储单元;读操作:读操作:字选线为高,字选线为高,T1导通,导通,C上的电荷输出到数上的电荷输出到数据线上。据线上。电容电容C上的电荷会泄漏,上的电荷会泄漏,所以要定时对存储单元进所以要定时对存储单元进行行刷新操作刷新操作,补充电荷。,补充电荷。字选线字选线数据线数据线分布分布电容电容2)动态动态RAM存储芯片存储芯片I

24、ntel2164AIntel2164A是一种是一种64K1bit的动态存储芯片,其最基的动态存储芯片,其最基本的存储单元是单管存储电路。本的存储单元是单管存储电路。8位地址线,位地址线,1位数据线位数据线。存储单元为存储单元为641024个,应该有个,应该有16根地址线根地址线选择唯一选择唯一的存储单元,由于封装的限制,该芯片只有的存储单元,由于封装的限制,该芯片只有8位数据线引位数据线引脚,脚,所以所以16位地址信息分两次进行接收位地址信息分两次进行接收,相应的分别有,相应的分别有行行选通选通和和列选通列选通加以协调,在芯片内部,加以协调,在芯片内部,还有还有8位地址锁存位地址锁存器对一次输

25、入的器对一次输入的8位地址进行保存位地址进行保存。由于有由于有8位行地址选择线,位行地址选择线,8位列地址选择线,所以存位列地址选择线,所以存储体为储体为256256,分成,分成4个个128128的存储阵列。每个存的存储阵列。每个存储阵列内的存储单元用储阵列内的存储单元用7位行列地址唯一选择,再用剩下位行列地址唯一选择,再用剩下的的1位行列地址控制位行列地址控制I/O口进行口进行4选选1。1/128行、列译码器:行、列译码器:分别用来接收分别用来接收7位的行、列地址,经位的行、列地址,经译码后,从译码后,从128128个存储单元中选择出一个确定的存储个存储单元中选择出一个确定的存储单元,以便进

26、行读写操作。单元,以便进行读写操作。4个存储单元选中后,经过个存储单元选中后,经过1位位行列地址译码,通过行列地址译码,通过I/O门选择门选择1位输入输出位输入输出。由列选通由列选通控制输出控制输出128 128存存储储矩矩阵阵128 读读出出放放大大器器1/2(1/128列列译译码码器器)128 128存存储储矩矩阵阵128 读读出出放放大大器器1/128行行译译码码器器1/128行行译译码码器器128 128存存储储矩矩阵阵128 读读出出放放大大器器1/2(1/128列列译译码码器器)128 128存存储储矩矩阵阵128 读读出出放放大大器器8 位位地地 址址锁锁存存器器A0A1A2A3

27、A4A5A6A71/4I/O门门输输出出缓缓冲冲器器Dout行行时时钟钟缓缓冲冲器器列列时时钟钟缓缓冲冲器器写写允允许许时时钟钟缓缓冲冲器器数数据据输输入入缓缓冲冲器器WERASCASDINVDDVSS行、列时钟缓冲器:行、列时钟缓冲器:用以协调行、列地址的选通信号用以协调行、列地址的选通信号128读出放大器:读出放大器:与与4个个128128存储阵列相对应,接收存储阵列相对应,接收行行地址选通的地址选通的4128个存储单元的信息,个存储单元的信息,经放大经放大(刷新刷新)后,后,再写回原存储单元。再写回原存储单元。Intel2164A的外部结构的外部结构1N/C2DIN3416151413C

28、SSDOUTA65A06A2A1781211109A3A4A5A7WRRASV VD DD DCASA0-A7:地址信号,输入,地址信号,输入,分时分时接收接收CPU选送的行、列地址。选送的行、列地址。DIN:数据输入引脚数据输入引脚DOUT:数据输出引脚数据输出引脚RAS:行地址选通行地址选通,低电平有效,有效时表明芯片当,低电平有效,有效时表明芯片当前接收的是前接收的是行行地址。地址。:读读/写控制线写控制线,低电平时低电平时,写操作;写操作;高电平时高电平时,读操作。读操作。WRCAS:列地址选通列地址选通,低电平有效,有效时表明芯片当,低电平有效,有效时表明芯片当前接收的是前接收的是列

29、列地址。地址。此时,此时,应为低电平。应为低电平。RASN/C:未用引脚未用引脚Intel2164A的工作方式和及其时序关系:的工作方式和及其时序关系:读操作读操作行地址领先于行选通先有效,行选通后将行地址锁存,然行地址领先于行选通先有效,行选通后将行地址锁存,然后列地址上地址线,列地址选通锁存。读写信号为高电平,后列地址上地址线,列地址选通锁存。读写信号为高电平,控制数据从存储单元输出到控制数据从存储单元输出到DOUT。写操作:写操作:对行、列选通信号要求不变。写信号先于列选通有效,写对行、列选通信号要求不变。写信号先于列选通有效,写入的数据信息必须在列选通有效前送入入的数据信息必须在列选通

30、有效前送入DIN,且在列选通且在列选通有效后,继续保持一段时间,才能保证数据能正确写入。有效后,继续保持一段时间,才能保证数据能正确写入。读改写操作:读改写操作:在指令中,在指令中,常常需要对指定单元的内容读出并修常常需要对指定单元的内容读出并修改后写回到原单元中改后写回到原单元中,这种指令称为读改写,这种指令称为读改写指令。如:指令。如:AND BX,AX ADD SI,BX为了加快操作速度,在动态存储器中专门设计了为了加快操作速度,在动态存储器中专门设计了针对针对读改写指令的时序读改写指令的时序,遇到读改写指,遇到读改写指令,存储器自动用该时序进行操作。令,存储器自动用该时序进行操作。类似

31、于读操作和写操作的结合,在行选通和列选通类似于读操作和写操作的结合,在行选通和列选通同时有效的情况下,同时有效的情况下,写信号高电平,先读出写信号高电平,先读出,在,在CPU内修内修改后,改后,写信号变低,再实现写入写信号变低,再实现写入。刷新操作:刷新操作:由于存储单元中存储信息的电容上的电荷会由于存储单元中存储信息的电容上的电荷会泄漏,所以要在一定的时间内泄漏,所以要在一定的时间内,对存储单元进行对存储单元进行刷新操作,补充电荷刷新操作,补充电荷。芯片内部有。芯片内部有4个个128单元的单元的读放大器,在进行刷新操作时,芯片只接收从地读放大器,在进行刷新操作时,芯片只接收从地址总线上发来的

32、址总线上发来的低低7位位的行地址,的行地址,1次次从从4个个128128的存储矩阵中各选中一行的存储矩阵中各选中一行,共,共4128个个单元,分别将其所保存的单元,分别将其所保存的信息输出到信息输出到4个个128单元单元的读放大器中的读放大器中,经放大后,经放大后,再写回原存储单元再写回原存储单元,这样实现刷新操作。这样实现刷新操作。128 128存存储储矩矩阵阵1/2(1/128列列译译码码器器)128 128存存储储矩矩阵阵128 读读出出放放大大器器1/128行行译译码码器器1/128行行译译码码器器128 128存存储储矩矩阵阵1/2(1/128列列译译码码器器)128 128存存储储

33、矩矩阵阵128 读读出出放放大大器器8 位位地地 址址锁锁存存器器A0A1A2A3A4A5A6A71/4I/O门门输输出出缓缓冲冲器器Dout行行时时钟钟缓缓冲冲器器列列时时钟钟缓缓冲冲器器写写允允许许时时钟钟缓缓冲冲器器数数据据输输入入缓缓冲冲器器WERASCASDINVDDVSS128 读读出出放放大大器器128 读读出出放放大大器器由列选通由列选通控制输出控制输出低低7位位高高1位位在刷新操作中,在刷新操作中,只有行选通起作用只有行选通起作用,即芯片只读取行地,即芯片只读取行地址,址,由于列选通控制输出缓冲器由于列选通控制输出缓冲器,所以在刷新时,所以在刷新时,数据数据不会送到输出数据线

34、不会送到输出数据线DOUT上上。由行选通信号把刷新地址锁存进地址锁存器,由行选通信号把刷新地址锁存进地址锁存器,则选中的则选中的4128个单元都读出和重写。个单元都读出和重写。列选通信列选通信号在刷新过程中无效号在刷新过程中无效,所以数据不会输入与输出。,所以数据不会输入与输出。第三节第三节 只读存储器只读存储器ROMROM掩膜掩膜ROM 掩膜掩膜ROM所保存的信息取决于制造工艺所保存的信息取决于制造工艺,一,一旦芯片制成后,用户是无法变更其结构的。这种旦芯片制成后,用户是无法变更其结构的。这种存储单元中保存的信息,在电源消失后,也不会存储单元中保存的信息,在电源消失后,也不会丢失,将永远保存

35、下去。丢失,将永远保存下去。字字地地址址译译码码器器A0A100011011D3D2D1D0VDD字字线线1字字线线2字字线线3字字线线4若地址信号为若地址信号为00,则选中第一条字线,该线输出为,则选中第一条字线,该线输出为1,若若有有MOS管与其相连,该管与其相连,该MOS管导通,对应的位线就输管导通,对应的位线就输出为出为0,若没有管子与其相连,输出为若没有管子与其相连,输出为1,所以,选中字线,所以,选中字线00后输出为后输出为0110。同理,字线。同理,字线01输出为输出为0101。可编程序的可编程序的ROM :PROM如果用户需要写入程序,则要通过专门的如果用户需要写入程序,则要通

36、过专门的PROM写入电路,写入电路,产生足够大的电流把要写入产生足够大的电流把要写入“1”的那个存储位上的二极管击穿的那个存储位上的二极管击穿,就意味着,就意味着写入了写入了“1”。读出的操作同掩膜。读出的操作同掩膜ROM。字字线线位位线线地地址址这种存储器在出厂时,存储体中这种存储器在出厂时,存储体中每条字线和位线的交叉处都是每条字线和位线的交叉处都是两两个反向串联的二极管的个反向串联的二极管的PN结结,字线与位线之间不导通,此时,字线与位线之间不导通,此时,意味着该存储器中所有的存储内意味着该存储器中所有的存储内容均为容均为“0”。可擦除可编程序的可擦除可编程序的ROM:EPROMP+P+

37、SiO2浮浮空空多多晶晶硅硅栅栅SDN基基体体首先,栅极浮空,没有电荷,没有导首先,栅极浮空,没有电荷,没有导电通道,漏源级之间不导电,表明存电通道,漏源级之间不导电,表明存储单元保存的信息为储单元保存的信息为“1”。字字线线位位线线如果在漏源级之间加上如果在漏源级之间加上+25V的电压,的电压,漏源极被瞬间击穿,电子通过漏源极被瞬间击穿,电子通过SiO2绝绝缘层注入到浮动栅,浮动栅内有大量缘层注入到浮动栅,浮动栅内有大量的负电荷。当高电压去除后,由于浮的负电荷。当高电压去除后,由于浮动栅周围是动栅周围是SiO2绝缘层,负电荷无法绝缘层,负电荷无法泄漏,在泄漏,在N基体内感应出导电沟道。基体内

38、感应出导电沟道。浮动栅浮动栅P+P+SiO2浮浮空空多多晶晶硅硅栅栅SDN基基体体字字线线位位线线表明相应的存储单元导通,这时存表明相应的存储单元导通,这时存储单元所保存的信息为储单元所保存的信息为“0”。一般。一般情况下,浮动栅上的电荷不会泄漏,情况下,浮动栅上的电荷不会泄漏,并且在微机系统的正常运行过程中,并且在微机系统的正常运行过程中,其信息只能读出而不能改写。其信息只能读出而不能改写。如果要清除存储单元中所保存的信如果要清除存储单元中所保存的信息,就必须将浮动栅内的负电荷释息,就必须将浮动栅内的负电荷释放掉。放掉。用一定波长的紫外光照射浮用一定波长的紫外光照射浮动栅动栅,负电荷可以获得

39、足够的能量,负电荷可以获得足够的能量摆脱摆脱SiO2的包围,以光电流的形式的包围,以光电流的形式释放掉,这时,原来存储的信息也释放掉,这时,原来存储的信息也就不存在了。就不存在了。导电导电沟道沟道浮动栅浮动栅由这种存储单元所构成的由这种存储单元所构成的ROM存储芯片,存储芯片,在其上方有一个石英玻璃的窗口,紫外线正在其上方有一个石英玻璃的窗口,紫外线正是通过这个窗口来照射其内部电路而擦除信是通过这个窗口来照射其内部电路而擦除信息的,一般擦除信息需用息的,一般擦除信息需用紫外线照射紫外线照射15-20分分钟钟。EPROM芯片芯片Intel 2716Intel 2716是一种是一种2K8bit的的

40、EPROM存储存储器芯片,其最基本的存储单元就是带有浮动栅器芯片,其最基本的存储单元就是带有浮动栅的的MOS管,有管,有11条地址线条地址线,8条数据线条数据线,地址,地址信号采用信号采用双译码双译码的方式来寻址存储单元。相应的方式来寻址存储单元。相应的系列还有:的系列还有:Intel 2732(4K8),2764(8K8),27128(16K8),27512(64K8)等。等。在微机系统中,该种类型的芯片是常用芯在微机系统中,该种类型的芯片是常用芯片,片,通常用来做程序存储器通常用来做程序存储器。OE输输出出允允许许片片选选和和编编程程逻逻辑辑y译译码码x译译码码输输出出缓缓冲冲y门门16K

41、 Bit存存储储矩矩阵阵CEVCC地地VPP数数据据输输出出O0O7地地址址输输入入A0A10 x译码器:可以对译码器:可以对7位行地址位行地址进行译码,共寻址进行译码,共寻址128个单元个单元y译码器:可以对译码器:可以对4位列地址位列地址进行译码,共寻址进行译码,共寻址16个单元个单元16Kbit存储阵列:有存储阵列:有128行,行,16列,列,每个存储单元有每个存储单元有8个基个基本存储单元本存储单元,各存储,各存储1位数据信息。位数据信息。128128bit存储阵列存储阵列2 2KBKB存存储单元储单元Intel 2716的内部结构的内部结构输出允许和片选和编程逻辑:输出允许和片选和编

42、程逻辑:用以实现片选和控用以实现片选和控制信息的读写;制信息的读写;数据输出缓冲器:数据输出缓冲器:实现对输出数据的缓冲,选中实现对输出数据的缓冲,选中地址的存储单元中的地址的存储单元中的8位数据并行输出。位数据并行输出。OE输输出出允允许许片片选选和和编编程程逻逻辑辑y译译码码x译译码码输输出出缓缓冲冲y门门16K Bit存存储储矩矩阵阵CEVCC地地VPP数数据据输输出出O0O7地地址址输输入入A0A10Intel 2716的外部结构的外部结构5A36A2A17820191817A10O79O010O1O2111216151413O6O5O4O31A72A6A53424232221VCCA

43、8A9VPPA4A0地地OECEA10-A0:地址信号输入地址信号输入,可寻址,可寻址211=2048(2K)个存储单元,每个存储个存储单元,每个存储单元内包括单元内包括8个个1bit基本存储单元;基本存储单元;D0-D7:双向双向数据信号输入输出,数据信号输入输出,在在常规电压常规电压(5V)下只能用作输出下只能用作输出,在编,在编程电压程电压(25V)和满足一定的编程条件和满足一定的编程条件时可作为程序代码的输入端;时可作为程序代码的输入端;CE:片选信号输入片选信号输入,低电平有效,只有片选端为低电,低电平有效,只有片选端为低电平,才能对相应的芯片进行操作;平,才能对相应的芯片进行操作;

44、OE:数据输出允许信号数据输出允许信号,输入,输入,低电平有效低电平有效,该信号有,该信号有效时,开启输出数据缓冲器,允许数据信号输出。效时,开启输出数据缓冲器,允许数据信号输出。5A36A2A17820191817A10O79O010O1O2111216151413O6O5O4O31A72A6A53424232221VCCA8A9VPPA4A0地地OECEVCC:+5V电源,用于在一般情况下电源,用于在一般情况下的读的读(程序程序)操作;操作;VPP:+25V电源,用于电源,用于在专用的装在专用的装置上写操作置上写操作,即在大电压的作用下,即在大电压的作用下将数据固化输入到存储单元。速度将数

45、据固化输入到存储单元。速度较慢。在输入的过程中不断将数据较慢。在输入的过程中不断将数据读出进行校验。读出进行校验。GND:地地Intel 2716的工作方式及操作时序的工作方式及操作时序1)读方式读方式这是这是EPROM的主要工作方式,在读操作的过程中,的主要工作方式,在读操作的过程中,片选信号片选信号和和输出允许信号输出允许信号要同时有效。要同时有效。2)禁止方式禁止方式片选信号为低电平片选信号为低电平,数据输出允许信号为,数据输出允许信号为高电平高电平,禁止该,禁止该芯片输出,数据线为高阻状态;芯片输出,数据线为高阻状态;3)备用方式备用方式片选信号为高电平片选信号为高电平,芯片的功耗降低

46、,数据输出端高阻;,芯片的功耗降低,数据输出端高阻;4)写入方式写入方式片选信号为低电平,片选信号为低电平,数据输出允许信号为高电数据输出允许信号为高电平,平,VPP接接25V,将将地址码地址码及该地址欲固化写入的及该地址欲固化写入的数据数据分别送到分别送到地址线地址线和和数据线数据线上,待信号稳定后,上,待信号稳定后,在在片选端输入一宽度为片选端输入一宽度为50ms的正脉冲,即可写入的正脉冲,即可写入一个存储单元的信息。一个存储单元的信息。5)校验方式校验方式在编程过程中,为了检查编程时写入的数据在编程过程中,为了检查编程时写入的数据是否正确,通常在编程的过程中包含校验操作。是否正确,通常在

47、编程的过程中包含校验操作。在一个字节的编程完成后,在一个字节的编程完成后,电源接法不变,但数电源接法不变,但数据输出允许信号为低电平据输出允许信号为低电平,则,则同一单元的数据就同一单元的数据就在数据线上输出在数据线上输出,这样就可与输入数据相比较,这样就可与输入数据相比较,来校验编程的结果是否正确。来校验编程的结果是否正确。电可擦除可编程电可擦除可编程ROM (Electronic Erasible Programmable ROM )EEPROM E2PROMn+n+P基基体体第第一一级级多多晶晶硅硅栅栅第第二二级级多多晶晶硅硅栅栅+VG+VD原理与原理与EPROM类似类似,当浮动栅上没有

48、电荷时,当浮动栅上没有电荷时,漏源极不导电,数据信漏源极不导电,数据信息为息为“1”,当浮动栅带,当浮动栅带上电荷,漏源极导通,上电荷,漏源极导通,数据信息为数据信息为“0”。在第一级浮动栅上面增加了第二级浮动栅,在第一级浮动栅上面增加了第二级浮动栅,当当VG电压为电压为正,电荷流向第一级浮动栅正,电荷流向第一级浮动栅(编程编程),当当VG电压为负,电荷电压为负,电荷从浮动栅流向漏极从浮动栅流向漏极(擦除擦除),这个过程要求电流极小,可用,这个过程要求电流极小,可用普通电源普通电源(5V)供给供给VG。另外,另外,EEPROM擦除擦除可以按字节分别进行可以按字节分别进行,即改写某一地址中的数据

49、,字节的编程和擦除即改写某一地址中的数据,字节的编程和擦除需需10ms,可以进行在线编程写入。可以进行在线编程写入。快擦型存储器快擦型存储器(Flash Memory)快擦型存储器是不用电池供电的、高速耐用的非易失快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储器,但价格较贵。性半导体存储器,但价格较贵。快擦型存储器具有快擦型存储器具有EEPROM的特点,又的特点,又可在计算机可在计算机内进行擦除和编程内进行擦除和编程,它的读取时间与,它的读取时间与DRAM相似,而写相似,而写时间与磁盘驱动器相当。时间与磁盘驱动器相当。快擦型存储器可代替快擦型存储器可代替EEPROM,在某些应用场合

50、还在某些应用场合还可取代可取代SRAM,尤其是对于需要配备电池后援的尤其是对于需要配备电池后援的SRAM系系统,使用快擦型存储器后可省去电池。快擦型存储器还可统,使用快擦型存储器后可省去电池。快擦型存储器还可用于激光打印机、条形码阅读器、各种一起设备易记计算用于激光打印机、条形码阅读器、各种一起设备易记计算机的外部设备中。机的外部设备中。第四节第四节 存储器芯片扩存储器芯片扩展及其与展及其与CPUCPU的连接的连接1、存储器芯片扩展、存储器芯片扩展单个芯片不能满足字长单个芯片不能满足字长(单个存储单元的位数单个存储单元的位数)或存储单元个数的要求时,需要多个芯片组合以或存储单元个数的要求时,需

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 办公、行业 > 各类PPT课件(模板)
版权提示 | 免责声明

1,本文(微机原理第5章存储器系统(final)课件.ppt)为本站会员(三亚风情)主动上传,163文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
2,用户下载本文档,所消耗的文币(积分)将全额增加到上传者的账号。
3, 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(发送邮件至3464097650@qq.com或直接QQ联系客服),我们立即给予删除!


侵权处理QQ:3464097650--上传资料QQ:3464097650

【声明】本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是网络空间服务平台,本站所有原创文档下载所得归上传人所有,如您发现上传作品侵犯了您的版权,请立刻联系我们并提供证据,我们将在3个工作日内予以改正。


163文库-Www.163Wenku.Com |网站地图|