1、第第3 3章章 组合逻辑电路组合逻辑电路3.2 组合逻辑电路的分析组合逻辑电路的分析3.3 组合逻辑电路的设计组合逻辑电路的设计3.4 常用的组合逻辑器件常用的组合逻辑器件 一、一、加法器加法器 二、二、编码器编码器 三、三、译码器译码器 四、四、数据选择器数据选择器 五、五、数值比较器数值比较器3.5 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险现象冒险现象3.1 组合逻辑电路的基本概念组合逻辑电路的基本概念1(2)(2)熟练掌握常用中规模集熟练掌握常用中规模集成模块功能及用法成模块功能及用法(3)(3)了解电路中的竞争和冒险现象了解电路中的竞争和冒险现象(1)(1)掌握分析和设计组合电路
2、的基本方法掌握分析和设计组合电路的基本方法加法器加法器 比较器比较器译码器译码器 编码器编码器选择器选择器 分配器分配器(1)(1)组合电路分析与设计的方法组合电路分析与设计的方法(2)(2)常用组合逻辑模块的灵活应用常用组合逻辑模块的灵活应用本章基本内容本章基本内容重点重点23.1组合逻辑电路的基本概念组合逻辑电路的基本概念 一、组合逻辑电路的特点一、组合逻辑电路的特点逻辑电路逻辑电路组合组合逻辑电路逻辑电路时序时序逻辑电路逻辑电路功能：功能：输出只取决于输出只取决于 当前的输入。当前的输入。组成：组成：门电路，不存门电路，不存在记忆元件。在记忆元件。功能：功能：输出取决于当输出取决于当前的
3、输入和原前的输入和原来的状态。来的状态。组成：组成：组合电路、记组合电路、记忆元件。忆元件。3二、逻辑功能描述二、逻辑功能描述组合逻辑电路的框图组合逻辑电路的框图)(XFY),(),(),(1101-1-1101111000nmmnnxxxfyxxxfyxxxfy简记为43.2 组合逻辑电路的分析组合逻辑电路的分析1、电路分析的目的：、电路分析的目的：找出电路的逻辑功能。找出电路的逻辑功能。2、分析方法及步骤：、分析方法及步骤：方法方法1：穷举法：穷举法方法方法2：逻辑代数法：逻辑代数法5方法方法1：穷举法：穷举法 穷举法的结果是真值表。即列出n个输入变量的所有2n个输入组合个输入组合，并根据
4、每一个输入组合决定所有门的输出，逐级推出电路的输出，得到真值表。例：分析如图三输入例：分析如图三输入单输出的逻辑电路。单输出的逻辑电路。x y zF000111100001000111101100100 10 0 0 00 0 1 10010100111101 010010 1 0 11 0 0 01 0 1 11 1 0 01 1 1 101011000110 1 1 0011010000001101000001001011000100101100010100111011010011101110100100011010010001110001101x y zF0 0 00 0 10 1 00
5、 1 11 0 01 0 11 1 01 1 101100101F&11x11yz16例：例：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。方法方法2：逻辑代数法：逻辑代数法组合组合逻辑电路逻辑电路逻辑逻辑表达式表达式最简最简表达式表达式真值表真值表逻辑功能逻辑功能 1 2 3 4 7)(1 ABY)(3 BCY)(2 ACYCABCABY)()()()(321 CABCABYYYY)(321YYYY组合组合逻辑电路逻辑电路逻辑逻辑表达式表达式最简最简表达式表达式真值表真值表逻辑功能逻辑功能 1 2 3 4 8CABCABY功能：当输入功能：当输入A A、B
6、B、C C中中有有2 2个或个或3 3个为个为1 1时，输出时，输出Y Y为为1 1，否则输出，否则输出Y Y为为0 0。所以这个电路实际上是一所以这个电路实际上是一种种3 3人表决用的组合电路人表决用的组合电路：只要多数人同意，表决就只要多数人同意，表决就通过。通过。00010111组合组合逻辑电路逻辑电路逻辑逻辑表达式表达式最简最简表达式表达式真值表真值表逻辑功能逻辑功能 1 2 3 4 9例：分析下图电路的逻辑功能例：分析下图电路的逻辑功能BAABZ)(1)(12 AZZ)(13 BZZABZCBABABABABBAABZAZZZZZS1113232)()()(10由真值表可知，由真值表
7、可知，A、B都为都为0时，时，S为为0，C也为也为0；当当A、B有有1个为个为1时，时，S为为1，C为为0；当；当A、B都为都为1时，时，S为为0，C为为1。符合两个一位二进制数相加的原则，即符合两个一位二进制数相加的原则，即A、B分别分别是加数和被加数，是加数和被加数，S是本位和输出，是本位和输出，C是高位进位是高位进位输出。所以该电路可实现两个一位二进制数相加。输出。所以该电路可实现两个一位二进制数相加。11问题问题描述描述逻辑逻辑抽象抽象选定选定器件器件类型类型函数化简函数化简电路处理电路处理将函数将函数式变换式变换电路电路实现实现真值表真值表或或函数式函数式用用SSISSI门电路门电路
8、用用MSIMSI组合电路组合电路或或PLDPLD2.逻辑电路的设计步骤逻辑电路的设计步骤:3.3组合逻辑电路的设计组合逻辑电路的设计1.目标：根据要求设计出能实现功能的目标：根据要求设计出能实现功能的逻辑电路逻辑电路。12例：例：设计三人表决电路（设计三人表决电路（A、B、C）。每人一个按）。每人一个按键，如果同意则按下，不同意则不按。结果用指示键，如果同意则按下，不同意则不按。结果用指示灯表示，多数人同意时指示灯亮，否则不亮。用与灯表示，多数人同意时指示灯亮，否则不亮。用与非门实现非门实现.解解:1.首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。三个按键。三个按键A、B、C
9、按下时为按下时为“1”，不按时为，不按时为“0”。输出量为。输出量为 L，多数赞成时是多数赞成时是“1”，否则是，否则是“0”。单输出逻辑函数电路的设计单输出逻辑函数电路的设计132.根根据据题题意意列列出出真真值值表表A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 3.画出卡诺图化简：画出卡诺图化简：ABC000011111011110000ABBCACL=AC+BC+AB144.4.用与非门实现逻辑电路用与非门实现逻辑电路)()()()(BCACABBCACABL15练习题：练习题：设计三人表决
10、电路。设计三人表决电路。在表决一般问题时，以多数同在表决一般问题时，以多数同意为通过；在表决重要问题时，意为通过；在表决重要问题时，必须一致同意才为通过。必须一致同意才为通过。T P Q R Z 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 Q RT P00100111001000000001111000 01 11 10设
11、设T=0 T=0 表决一般问题表决一般问题 T=1 T=1 表决重要问题表决重要问题P P、Q Q、R R表示每个人的态度表示每个人的态度 取值取值0 0 表示不同意表示不同意 取值取值1 1 表示同意表示同意16例例:设计两个一位二进制数相加的全加器电路，要求设计两个一位二进制数相加的全加器电路，要求符符合两个一位二进制数相加的原则，即合两个一位二进制数相加的原则，即A、B分别是加分别是加数和被加数，数和被加数，Ci是低位进位输入，是低位进位输入，S是本位和输出，是本位和输出，Co是高位进位输出。是高位进位输出。17BACIBA)(CIBA)(ABCIBASABCIBACO)(逻辑功能：逻辑
12、功能：S是加法器的和位输出是加法器的和位输出/S是三变量相异或。是三变量相异或。Co是加法器的进位输出是加法器的进位输出。18 3.4 常用的组合逻辑器件常用的组合逻辑器件 一、一、加法器加法器 二、二、编码器编码器 三、三、译码器译码器 四、四、数据选择器数据选择器 五、五、数值比较器数值比较器19中规模中规模MSI组合逻辑器件的学习要点组合逻辑器件的学习要点基本问题基本问题逻辑符号逻辑符号（引脚图）（引脚图）逻辑功能逻辑功能（真值表）（真值表）深入问题深入问题扩展扩展应用应用20加法运算的基本规则加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的相加，不需）最低位
13、是两个数最低位的相加，不需考虑进位。考虑进位。（3）其余各位都是三个数相加，包括加数、）其余各位都是三个数相加，包括加数、被加数和低位来的进位。被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、向高位的进位。向高位的进位。1 1 0 11 0 0 1+011010011加法器加法器21（1）半加器：）半加器：半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位A-加数加数;B-被加数被加数;S-本位和本位和;Co-进位。进位。真值表真值表BABABASABCo 1位加法器位加法器22逻辑图逻辑图逻辑符号逻辑符号（1）半加器：）半加器：2个输入
14、端个输入端2个输出个输出端端23（2）全加器：）全加器：A-加数；加数；B-被加数；被加数；Ci-低位的进位；低位的进位；S-本位和；本位和；Co-向高位的进位。向高位的进位。相加过程中，既考虑加数、被加数又考相加过程中，既考虑加数、被加数又考虑低位的进位。虑低位的进位。用半加器扩展为一位全加器用半加器扩展为一位全加器逻辑符号逻辑符号24BACABCBACBACBACSiiiii)(BACABBCACABCiiio25双全加器双全加器74LS1833个输入端个输入端2个输出个输出端端26（1）串行进位加法器）串行进位加法器如图：用如图：用1位全加器实现位全加器实现4位二进制数相加。位二进制数相
15、加。低位全加器进位输出低位全加器进位输出 高位全加器进位输高位全加器进位输 入入和进位多位加法器多位加法器（2）并行（超前）进位加法器）并行（超前）进位加法器27加数加数被加数被加数和和低位进位低位进位高进位高进位4 4位加法器的逻辑符号位加法器的逻辑符号7428328设计基本原理：设计基本原理：若能生成函数可变换成若能生成函数可变换成输入变量输入变量与与常量常量相加相加若能生成函数可变换成若能生成函数可变换成输入变量输入变量与与输入变量输入变量相加相加3.用加法器设计组合电路用加法器设计组合电路代码转换代码转换加加/减法器减法器十进制数加法十进制数加法29例：用加法器设计一个例：用加法器设计
16、一个8421BCD码转换为余码转换为余3码的电路码的电路解：解：BCD码码+0011=余余3码码设输入设输入8421码用变码用变量量DCBA表示，输表示，输出余三码用变量出余三码用变量Y3Y2Y1Y0表示。表示。则有则有Y3Y2Y1Y0 DCBA+001130解：解：设输入余三码用变量设输入余三码用变量DCBA表示，输出表示，输出8421码用变量码用变量Y3Y2Y1Y0表示。表示。则有则有Y3Y2Y1Y0 DCBA+0011补补DCBA+1101例：用一片例：用一片74LS28374LS283将余将余3 3码转换成码转换成8421BCD8421BCD码。码。余余3码码0011=BCD码码31
17、例：两片例：两片74LS28374LS283构成的构成的8 8位加法电路位加法电路 32例：用一片例：用一片74LS28374LS283设计一个四位全减器，设计一个四位全减器，可附加必要的门。可附加必要的门。3-2=10011-0010=000012-3=-10010-0011=11111A-B=A+(-B)补补解：解：利用补码，将减法变为加法33例：用四位二进制加法器设计一个四位二进制例：用四位二进制加法器设计一个四位二进制加加/减法器。减法器。74283M=0时，实现加法运算A+BM=1时，实现减法运算A-B34例：用四位全加器实现例：用四位全加器实现2 2个个1 1位十进制数（用四位位十
18、进制数（用四位二进制表示，即二进制表示，即8421BCD8421BCD码）的加法电路。码）的加法电路。解：解：8421BCD码的相加规则是码的相加规则是“逢十进一逢十进一”，而四位二进制，而四位二进制数的相加规则是数的相加规则是“逢十六进一逢十六进一”，两者之间相差，两者之间相差“6”。因此。因此要通过修正电路对计算规则进行修正要通过修正电路对计算规则进行修正。修正电路35修正电路设计：修正电路设计：修正条件是修正条件是74LS283（1）的和位输出）的和位输出 或或 时，需要加时，需要加“6”（0110）修正。）修正。90123SSSS1O C，给出输出标志，给出输出标志C=1C=1，否则，
19、否则C=0C=0，90123SSSS当当由由C C的卡诺图可知的卡诺图可知 1323SSSSCOO1223CSSSSCCF因此，完整的修正条件为因此，完整的修正条件为 36被加数8421BCD码加数8421BCD码和数8421BCD码运算结果为（运算结果为（000Y4 Y3Y2Y1Y0）8421BCD用四位全加器实现用四位全加器实现2 2个个1 1位十进制数加法的完整逻辑电路位十进制数加法的完整逻辑电路 修正电路修正电路37已知已知X是是3位二进制数（其值小于等于位二进制数（其值小于等于5），），试实现试实现Y=3XY=3X？D2D1D038编码器基本原理编码器基本原理 有一键盘输入电路，一共
20、有有一键盘输入电路，一共有8个按键，键按下时，对应个按键，键按下时，对应的输入信号为高电平。的输入信号为高电平。编码器的作用就是把每一个键信号转化成相应的编码（键码）编码器的作用就是把每一个键信号转化成相应的编码（键码）编码器编码器39编码编码将特定的逻辑信号编为一组二进制代码。将特定的逻辑信号编为一组二进制代码。编码器编码器能够实现编码功能的逻辑部件。能够实现编码功能的逻辑部件。一般而言，一般而言，N个不同的信号，至少需要个不同的信号，至少需要n位二进制位二进制数编码。数编码。N和和n之间满足下列关系之间满足下列关系:2nN普通编码器普通编码器优先编码器优先编码器编码器的框图 40普普通通编
21、编码码器器3位二进制（位二进制（8线线3线）编码器真值表线）编码器真值表任何时刻只允许输入一个编码信号，否则输出将发生混乱。任何时刻只允许输入一个编码信号，否则输出将发生混乱。1.普通编码器普通编码器输入端：输入端：2n输出端：输出端：n高电平有效高电平有效（1）二进制编码器）二进制编码器41753107632176542IIIIYIIIIYIIIIY3位二进制（位二进制（8线线3线）编码器的逻辑表达式线）编码器的逻辑表达式3位二进制（位二进制（8线线3线）编码器的逻辑符号线）编码器的逻辑符号输入高电平有效，输入高电平有效，输出编码为原码输出编码为原码 42（2）8421BCD编码器编码器把把
22、09十个输入信号转换成十个输入信号转换成8421BCD码的逻辑电路，码的逻辑电路，称为称为8421BCD编码器，或二编码器，或二十进制编码器（也十进制编码器（也称称BCD码输出的码输出的10线线4线编码器）。线编码器）。注意：信号名注意：信号名iI表示输入低电平有效，表示输入低电平有效，不表示变量取反。不表示变量取反。输入信号处的小圆圈表输入信号处的小圆圈表示输入信号低电平有效示输入信号低电平有效输入低电平有效，输出编码为原码输入低电平有效，输出编码为原码 432.优先编码器优先编码器4线线2线优先编码器线优先编码器 输入低电平有效，高位优先，输出编码为原码输入低电平有效，高位优先，输出编码为
23、原码 真值表真值表443.3.集成编码器集成编码器（1 1）8线线3线优先编码器线优先编码器74LS14874LS148 在优先编码器电路中，允许同时输入两个以上在优先编码器电路中，允许同时输入两个以上编码信号。编码时只对编码信号。编码时只对优先权优先权最高的进行编码。最高的进行编码。74LS148逻辑图逻辑图选通输入端选通输入端选通输出端选通输出端扩展输出端扩展输出端输入低电平有效，高位优先，输出编码为反码输入低电平有效，高位优先，输出编码为反码 45：输入，低电平有效：输入，低电平有效：编码输出端，反码输出：编码输出端，反码输出：选通输入端：选通输入端：选通输出端，：选通输出端，：扩展输出
24、端，：扩展输出端，I0 I7 Y2Y0 EIEI=0时，允许编码；时，允许编码；EI1 1时，禁止编码时，禁止编码EOEXEO EX=11，表示禁止工作，表示禁止工作集成优先编码器集成优先编码器74LS14874LS148引脚功能说明引脚功能说明 EO EX=01，表示允许编码，但无编码信号输入，表示允许编码，但无编码信号输入EO EX=10，表示允许编码，且有编码信号输入，表示允许编码，且有编码信号输入46输入端：逻辑输入端：逻辑0(0(低电平）有效低电平）有效输出端：反码输出输出端：反码输出低电平表示低电平表示“电路工电路工作，但无编码输入作，但无编码输入”低电平表示低电平表示“电路工电路
25、工作，且有编码输入作，且有编码输入”47（2）10线线4线线BCD优先编码器优先编码器74LS147输入低电平有效，高位优先，输出编码为反码输入低电平有效，高位优先，输出编码为反码 48例：例：试用两片试用两片74LS148组成组成16线线4线优先编码器。线优先编码器。输入低电平有效，高位优先，输出编码为原码输入低电平有效，高位优先，输出编码为原码 49译码器译码译码：将二进制代码翻译成对应的输出信号的过程：将二进制代码翻译成对应的输出信号的过程.译码是编码的逆过程译码是编码的逆过程.实现译码操作的电路称为实现译码操作的电路称为译码器译码器。u变量译码变量译码一般是一种较少输入变为较多输出的器
26、件，一般是一种较少输入变为较多输出的器件，一般分为一般分为2 2n n译码译码和和8421BCD8421BCD码译码码译码两类。两类。u显示译码显示译码主要解决二进制数显示成对应的十、或主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般其可分为十六进制数的转换功能，一般其可分为驱动驱动LEDLED和和驱动驱动LCDLCD两类。两类。50一、二进制译码器一、二进制译码器 输入端：输入端：n n 输出端：输出端：2 2n n 二进制译码器的输入端为二进制译码器的输入端为n n个，则输出端为个，则输出端为2 2n n个，个，且对应于输入代码的每一种状态，且对应于输入代码的每一种状态，2 2
27、n n个输出中只有个输出中只有一个为一个为1 1（或为（或为0 0），其余全为），其余全为0 0（或为（或为1 1），即互斥），即互斥的输出。的输出。此外，为了控制译码器工作还要加上使能此外，为了控制译码器工作还要加上使能端或片选端。端或片选端。主要有主要有7413974139，7413874138等二进制译码器等二进制译码器MSIMSI芯片芯片 51 2 线线 4线译码器线译码器74139（输出低电平有效）（输出低电平有效）0010)(mAAY 1011)(mAAY 2012)(mAAY3013)(mAAY逻辑表达式逻辑表达式 逻辑符号逻辑符号 译码器又可称为逻辑函数最小项发生器译码器又可称
28、为逻辑函数最小项发生器52 真值表真值表 0 0 1 1 1 00 1 1 1 0 11 0 1 0 1 11 1 0 1 1 1 A1A03Y2Y1Y0YG1 1 1 1 10000 2 线线 4线译码器线译码器74139（输出低电平有效）（输出低电平有效）5300120)(mAAAY当当S1=1,=0,=0时，译码器处于译码工作状态时，译码器处于译码工作状态可得可得输出逻辑表达式输出逻辑表达式为为:2S3S10121)(mAAAY20122)(mAAAY30123)(mAAAY40124)(mAAAY50125)(mAAAY60126)(mAAAY70127)(mAAAY译码器又可称为逻辑
29、函数最小项发生器译码器又可称为逻辑函数最小项发生器逻辑符号逻辑符号 3 线线 8线译码器线译码器74138（输出低电平有效）（输出低电平有效）543 3线线8 8线译码器线译码器7413874138功能表功能表片选输入端片选输入端（使能端）（使能端）输出端低电平有效输出端低电平有效又称地址输入端又称地址输入端55例：用一片例：用一片74139和一个非门构成一个和一个非门构成一个3线线-8线译码器。线译码器。高位片高位片低位片低位片方法：利用片选端扩展方法：利用片选端扩展（3）译码器的应用）译码器的应用1扩展扩展56例：用两个例：用两个74138和一个非门构成一个和一个非门构成一个4线线-16线
30、译码器。线译码器。高位片高位片低位片低位片57例例 试用两片试用两片74138构成构成4线线16线译码器。线译码器。高位片高位片低位片低位片58例：用例：用5片片74138构成构成5线线-32线的译码器线的译码器1111 0 A1A0 1 0 0A2A1A059例：例：分析下图电路逻辑功能。分析下图电路逻辑功能。742174217421),(1)()(mmmmmmmmYYYYZCIBA 765376537653),(2)()(mmmmmmmmYYYYZCIBA （3）译码器的应用）译码器的应用2实现逻辑函数实现逻辑函数60这是一个全加器电路这是一个全加器电路742174217421),(1)(
31、)(mmmmmmmmYYYYZCIBA 765376537653),(2)()(mmmmmmmmYYYYZCIBA 61例例:试用试用3 3线线8 8线译码器线译码器7413874138设计一个多输出的组设计一个多输出的组合逻辑电路。输出逻辑函数式为合逻辑电路。输出逻辑函数式为ABCCBCBAZCBABAZCBABCZCBABCACAZ4321解：解：化为最小项之和的形式：化为最小项之和的形式：ABCCBACBACBAZCBACBABCAZCBABCAABCZCBABCACBACABZ432162当当S1=1,S2=S3=0时时,令令A2=A,A1=B,A0=C,则则 )()()()(7420
32、7420473273237317312654365431mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ63例例:已知已知Y(A,B,C,D)=BCD+ACD+ABD用用3-8译码器加少量门电路实现译码器加少量门电路实现4变量逻辑函数。变量逻辑函数。ABCD1513117D)C,B,(A,ABCDDABCCDABBCDAYmmmm解解1:先写出最小项表达式先写出最小项表达式高位片高位片低位片低位片64例例:已知已知Y(A,B,C,D)=BCD+ACD+ABD用用3-8译码器加少量门电路实现译码器加少量门电路实现4变量逻辑函数。变量逻辑函数。AB)DAC(BC ABDACDBCD
33、YD)C,B,(A,解解2:D)mmm(m DAB)AC(BCDF7653C)B,(A,将D作为74138的片选信号，当D=1时，输出Y=BC+AC+AB当D=0时，输出Y=0。65 例例:用少量门电路控制译码器的使能端可以用少量门电路控制译码器的使能端可以 实现多地址译码。实现多地址译码。因因3-83-8译码器使能端译码器使能端S S1 1S S2 2S S3 3=100=100时才能时才能译码译码，当当A A7 7A A5 5A A3 3=111=111，A A6 6A A4 4=00=00，A A2 2A A1 1A A0 0从从000000 111111变化时变化时,Y,Y0 0 Y
34、Y7 7分别被译中分别被译中。1616进制表示的地址码为进制表示的地址码为(A8)(A8)H H (AF)(AF)H HA7A6A5A4A3 A2A1A0=1010 1000A7A6A5A4A3 A2A1A0=1010 1111地址的地址的变化变化范围为范围为66 例例:用少量门电路控制译码器的使能端可以用少量门电路控制译码器的使能端可以 实现多地址译码。实现多地址译码。当当A A9 9A A7 7A A6 6A A5 5=1111=1111，A A8 8A A4 4A A3 3=000=000时，时，电路可以对电路可以对1010根地址输入线根地址输入线(A9(A9 A0)A0)分别在分别在（
35、2 2E0E0）H H（2E72E7）H H状态时进行译码。状态时进行译码。A9A8A7A6A5A4A3 A2A1A0=10 1110 0000A9A8A7A6A5A4A3 A2A1A0=10 1110 0111地址的地址的变化变化范围为范围为67数据分配器数据分配器定义定义：将公共数据线上的信号根据需要送到多个：将公共数据线上的信号根据需要送到多个 不同通道上去的逻辑电路。不同通道上去的逻辑电路。框图：框图：输入端输入端:1个个输出端输出端:2n个个68由由74HC138构成的构成的1 1路路-8-8路数据分配器路数据分配器数据输入端数据输入端地址输入端地址输入端数据输出端数据输出端69例例
36、:用用3-8译码器构成译码器构成8路脉冲分配器路脉冲分配器解：解：CP加在加在S1端端 在在CP=1时译码时译码电路图：电路图：波形图：波形图：12345678910CPA0(QA)A1(QB)A2(QC)Y0Y1Y2Y3Y4Y5Y6Y770波形图：波形图：电路图：电路图：CP加在加在S2端端 在在CP=0时译码时译码12345678910CPA0A1A2Y0Y1Y2Y3Y4Y5Y6Y7712.二十进制（二十进制（BCDBCD）译码器）译码器输入端：输入端：4 输出端：输出端：10二二-十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4 4位二进制位二进制编码（编码（BCDBCD码
37、），分别用码），分别用A A3 3、A A2 2、A A1 1、A A0 0表示；输表示；输出的是与出的是与1010个十进制数字相对应的个十进制数字相对应的1010个信号，用个信号，用Y Y9 9Y Y0 0表示。由于二表示。由于二-十进制译码器有十进制译码器有4 4根输入线，根输入线，1010根输出线，所以又称为根输出线，所以又称为4 4线线-10-10线译码器线译码器。72逻辑符号逻辑符号4线线-10线（线（8421BCD码）码）译码器译码器7442输出端低电平有效输出端低电平有效733.显示译码器显示译码器 用来驱动各种显示器件，从而将用二进制代用来驱动各种显示器件，从而将用二进制代码表
38、示的数字、文字、符号翻译成人们习惯的码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为形式直观地显示出来的电路，称为显示译码器显示译码器。数字、文字、数字、文字、符号代码符号代码译码器译码器显示器显示器74 半导体数码管半导体数码管显示器件显示器件：常用的是常用的是七段显示器件七段显示器件abcdefg75abcdefgh a b c d a f b e f g h g e c d(a)外形图(b)共阴极(c)共阳极+VCCabcdefgh七段数码管：共阴极、共阳极七段数码管：共阴极、共阳极 76从单个数码管的正面看进去，左下角那个脚为1脚，以逆时针方向依次为110脚，左上
39、角那个脚便是10脚了，上面两个图中的数字分别与这10个管脚一一对应。注意，3脚和8脚是连通的，这两个都是公共脚。7段段LED数码管数码管可以分为共阳极与共阴极两种。数码管数码管可以分为共阳极与共阴极两种。77abcdefg510510 a ab bg g510510 510510 YaYaYbYbYgYg发光二极管发光二极管Ya-Yg:Ya-Yg:控制信号控制信号高电平时高电平时,对应的对应的LEDLED亮亮低电平时低电平时,对应的对应的LEDLED灭灭七段七段共阴极数码管工作原理共阴极数码管工作原理78abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 0
40、1 1 0 1 1 0 1e七段七段共阴极数码管共阴极数码管字形码字形码1 1 1 1 0 0 10 1 1 0 0 1 1字形字形字形码字形码510510 a ab bg g510510 510510 YaYaYbYbYgYg79十进制数十进制数 A A3 3A A2 2A A1 1A A0 0 Y Ya a Y Yb b Y Yc c Y Yd d Y Ye e Y Yf f Y Yg g 显示字形显示字形 0 0 0 0 0 00 0 0 0 1 1 1 1 1 11 1 1 1 1 0 01 0 0 1 1 0 0 0 10 0 0 1 0 0 1 1 0 0 0 0 1 1 1 0
41、0 0 0 1 2 2 0 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 2 1 0 1 1 0 1 2 3 3 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 3 1 1 1 0 0 1 3 4 4 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 4 1 1 0 0 1 1 4 5 5 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 50 1 1 0 1 1 5 6 0 1 1 0 6 0 1 1 0 0 0 0 1 1 1 1 1 60 1 1 1 1 1 6 7 7 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0
42、0 7 1 1 0 0 0 0 7 8 8 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 8 9 9 1 0 0 1 1 0 0 1 1 1 1 1 0 0 1 1 9 1 1 0 0 1 1 9 共共阴阴极极译译码码器器真真值值表表80abcdefg510510 a ab bg g510510 510510 Ya-Yg:Ya-Yg:控制信号控制信号高电平时高电平时,对应的对应的LEDLED灭灭低电平时低电平时,对应的对应的LEDLED亮亮七段七段共阳极共阳极数码管工作原理数码管工作原理YaYaYbYbYgYg+Vcc81abcdfga b c d
43、 e f g0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 0e七段七段共阳极共阳极数码管数码管字形码字形码0 0 0 0 1 1 01 0 0 1 1 0 0字形字形字形码字形码510510 a ab bg g510510 510510 YaYaYbYbYgYg+Vcc82 BCD BCD七段显示译码器电路七段显示译码器电路A A3 3-A-A0 0:输入数据输入数据七段显示译码器的选择七段显示译码器的选择a aYaYaYbYbYcYcYdYdYeYeYfYfYgYg译译 码码 器器A A3 3A A2 2A A1 1A A0 0b bc cd de ef fg
44、g考虑显示器的类型考虑显示器的类型83静态显示驱动共阳共阴84动态显示驱动共阴极接法共阴极接法85显示控制器待显示数据1位码控制信号产生及显示数据选择程序位码段码clk显示扫描时钟产生reset待显示数据2待显示数据3待显示数据4显示电路86共阴极七段数码管译码器共阴极七段数码管译码器7448引脚排列图引脚排列图灯测试输入灯测试输入灭零输入灭零输入灭灯输入灭零输出灭灯输入灭零输出87用7448驱动BS201的连接方法共阴极共阴极88RBIRBI和和RBORBO配合使用，可使多位数字显示时配合使用，可使多位数字显示时的最高位及小数点后最低位的的最高位及小数点后最低位的0 0不显示不显示0 0 0
45、 6 7.9 0 00 0 0 6 7.9 0 089数据选择器数据选择器 定义定义：根据需要将多路信号中选择一路送到公共：根据需要将多路信号中选择一路送到公共数据线上的逻辑电路数据线上的逻辑电路(又称又称多路开关多路开关).n位通道选择信号位通道选择信号数据选择器数据选择器D0D1D2D2n-1Y输入端：输入端：2n个个输出端：输出端：1个个90SAD0Dn-1Y片选（使能）片选（使能）地址选择地址选择n个个b位数据源位数据源数据输出（数据输出（b位）位）SDmAYnii10i)(数据选择器的输入输出端口及逻辑表达式数据选择器的输入输出端口及逻辑表达式分类：分类：2选选1、4选选1、8选选1
46、、16选选1等。等。912 2选选1 1数据选择器的设计数据选择器的设计 A F 0 0 D0 0 1 1 D1 1符号化符号化 10ADDAFD1 1FAD0 02 2选选1 192D1 1FAD0 02 2选选1 1带片选端的带片选端的2 2选选1 1数据选择器数据选择器S4 4选选1 1数据选择器数据选择器D1 1FD0 04 4选选1 1SD2 2A1 1D3 3A0 0片选端的两个作用：片选端的两个作用：（1 1）消除电路输出尖峰干扰）消除电路输出尖峰干扰S S端正电平的出现在端正电平的出现在D D1 1 D D0 0，A A稳定之后；稳定之后；S S端正电平的撤除在端正电平的撤除在
47、D D1 1 D D0 0，A A 再次改变之前。再次改变之前。（2 2）实现逻辑功能扩展）实现逻辑功能扩展93 片选端额片选端额E E为低电平有效，即为低电平有效，即E E=0=0时芯片被选中，时芯片被选中，处于工作状态；处于工作状态；E E=1=1时芯片被禁止，时芯片被禁止，Y00。双双4选选1数据选择器数据选择器74153的逻辑符号及真值表的逻辑符号及真值表)()()(),(3322110001DmDmDmDmEDmEAAYiii真值表真值表逻辑符号逻辑符号94 E A2 A1 A0 Y W1 X X X0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1
48、0 1 1 00 1 1 1 0 1D0 D0D1 D1D2 D2D3 D3D4 D4D5 D5D6 D6D7 D71位位8选选1数据选择器数据选择器74151的逻辑符号及真值表的逻辑符号及真值表iiiDmEY)(真值表真值表逻辑符号逻辑符号95输入输入G S1 X0 00 1 0 0 0 1A3 A2 A1 A0B3 B2 B1 B0输出输出Y3 Y2 Y1 Y04位位2选选1数据选择器数据选择器74157符号及真值表符号及真值表963.数据选择器的应用数据选择器的应用（1）选择器的扩展）选择器的扩展（2）多路数据传送）多路数据传送（3）并行输入转换成串行输出）并行输入转换成串行输出（4）数
49、码比较）数码比较（5）实现逻辑函数）实现逻辑函数97例：将例：将74153扩展为扩展为8选选1数据选择器。数据选择器。（1）选择器的扩展）选择器的扩展98例：将例：将74153扩展为扩展为8选选1数据选择器。数据选择器。方法方法1：利用使能端扩展：利用使能端扩展99例：将例：将74153扩展为扩展为8选选1数据选择器数据选择器.方法方法2：用三个四选一扩展：用三个四选一扩展100例：例：8选选1扩展为扩展为16选选1数据选择器数据选择器101例：例：4选选1扩展为扩展为16选选1数据选择器数据选择器102（2）多路数据传送）多路数据传送图3-42 四路数据传输电路103【例】用八选一数据选择器
50、74151和3线8线译码器74LS138构成8路数据传输系统。104数据分配器和数据选择器一起构成数据分时传送系统数据分配器和数据选择器一起构成数据分时传送系统105（3）并行输入转换成串行输出）并行输入转换成串行输出图3-44 并行转换成串行输出的逻辑电路 106 L 74LS151 Q2 D0 D1 D2 D3 D4 D5 D6 D7 0 Q1 Q0 C B A 1 0 0 1 1 0 1 EN 计计数数器器 CP CP 0 L 0 0 1 0 0 1 1 1 0 t t 000 001 010 011 100 101 110 111，001010011100101110111=D1=1=
