1、第1章 数字电路基础 数字电路是数字逻辑电路的简称。就电信号而言，数字电路中传输的信号是脉冲信号，表现为一种跃变的电压或电流，且持续时间短暂。这种跃变的电压或电流，通常表现为两种对立的状态：有脉冲、无脉冲或高电平、低电平。就电路的输出与输入之间关系而言，数字电路关注的重点是单元电路之间信号的逻辑关系，而不是信号本身。也就是说，数字电路的输入与输出之间只存在某种逻辑关系，没有数值大小的概念。为了便于数字电路对实际应用中的数码、符号、文字等的处理，常常要对这些数码、符号、文字等进行编码。本章主要介绍学习数字电路必备的基础知识。第1章 数字电路基础本章要点 脉冲与数字信号 数制与编码 逻辑关系及逻辑
2、运算 逻辑函数及其化简1.1 脉冲与数字信号 脉冲与数字信号具有类似的波形，其波形在时间和数值上都是断续变化的，表现为跃变的电压或电流。但两者是两个完全不同的概念，又有着千丝万缕的联系。1.1.1 任务描述 用示波器观察函数信号发生器的矩形脉冲，再观察矩形脉冲经微分电路产生的尖脉冲。矩形脉冲尖脉冲1.1.1 任务描述 观察到的波形如图1.2、1.3所示。图1.2 矩形脉冲图1.3 尖脉冲1.1.2 脉冲波形 描述脉冲波形的基本参数是脉冲幅度、脉冲周期、脉冲宽度、上升时间和下降时间，如图1.4所示。图1.4 有上升沿和下降沿的矩形脉冲 1.1.2 脉冲波形 1.脉冲幅度 脉冲幅度指脉冲电压或脉冲
3、电流变化的最大值。脉冲幅度用来度量脉冲的强弱，其值等于脉冲的最大值与最小值之差的绝对值。图1.4中标注的Um为矩形脉冲电压的幅度。2.脉冲周期 脉冲周期指两个相邻脉冲重复出现的时间间隔，用T表示。脉冲周期的单位是s，常用的单位有ms、s、ns。换算关系为 1s1000ms 1ms1000s 1s1000ns1.1.2 脉冲波形 在实际应用中，也可以用脉冲频率来描述脉冲重复的快慢。脉冲频率定义为脉冲周期的倒数，用 f 表示。即 脉冲频率的单位是Hz，常用的还有kHz、MHz等。换算关系为 1MHz1000 kHz 1kHz1000Hz Tf11.1.2 脉冲波形 3.脉冲上升时间 脉冲上升时间指
4、脉冲从0.1Um上升到0.9Um所需的时间，如图1.4中的tr所示。4.脉冲下降时间 脉冲下降时间指脉冲从0.9Um下降到0.1Um所需的时间，如图1.4中的tf所示。5.脉冲宽度 脉冲宽度指脉冲从上升沿的0.5Um到下降沿的0.5Um所需的时间，如图1.4中的tw所示。对上升时间和下降时间极短的脉冲，如图1.2所示的矩形脉冲，脉冲持续的时间即为脉冲宽度。1.1.3 数字信号 就电信号而言，数字电路中传输的信号是脉冲信号，表现为一种跃变的电压或电流，且持续时间短暂。这种跃变的电压或电流，通常表现为两种对立的状态：有脉冲、无脉冲或高电平、低电平。因此，可以将数字电路中传输的脉冲信号用两个最简单的
5、数字“1”和“0”来表示。可以选用“1”表示“有脉冲”、“0”表示“无脉冲”，也可以选用“1”表示“无脉冲”、“0”表示“有脉冲”。这种用数字“0”、“1”表示的脉冲信号就称为数字信号。在实际应用中，无特别说明时通常选用“1”表示“有脉冲”、“0”表示“无脉冲”。1.2 数制与编码 数制指计数的方式。在日常生活中，常用的数制有十进制、六十进制等，而数字电路中常用的数制是二进制和十六进制。编码指用预先规定的方法将文字、数字或其他对象编成数码。例如，用千位数字表示楼号、百位数字表示楼层号、十位和个位数字表示房间号，则数码2506、3201等，就是对学生公寓每个房间的编码。1.2.1 任务描述 观察
6、图1.5所示的手机秒表读数，分析计时用到了哪些数制，归纳它们的特点。图1.5 手机秒表1.2.1 任务描述 观察图1.6所示的车牌编号，分析它们是以什么样的规则进行编码的。图1.6 车牌1.2.2 数制及数制转换 1.二进制 二进制指用2个数码0、1计数的方式。其特点是：逢二进一、借一为二；整数部分的位权为2n-1，小数部分的位权为2-m，n为整数的位数，m为小数的位数。为区别不同进制的数，常用下标加以说明。如：(1011)2为二进制数、(1011)10为十进制数、(1011)16为十六进制数。二进制数还可以用0b表示，如：0b1011。十六进制数也可以用0 x或H表示，如：0 x1011或2
7、4H。1.2.2 数制及数制转换 2.二进制数与十进制数的相互转换 （1）二进制数转换为十进制数 二进制数转换为十进制数的规则为：按权展开求和。即将每位的系数与相应的位权相乘，然后把每位乘积相加，得到的和就是对应的十进制数。【例1.2】试将(1011.101)2转换为十进制数。解：(1011.101)2=123+022+121+120+12-1+02-2+12-3 =8+0+2+1+0.5+0+0.125 =(11.625)10 1.2.2 数制及数制转换 （2）十进制数转换为二进制数 十进制整数转换为二进制数 十进制整数转换为二进制数的转换规则为：除2反序取余。即：先将十进制数除以2，取出余
8、数；然后将商不断除以2，取出每次的余数，直到商为0；最后，按“从后到前的顺序”读出余数，该余数即是所要得到的二进制数。十进制小数转换为二进制数 十进制小数转换为二进制数的转换规则为：乘2正序取整。即：先将十进制小数乘以2，取出整数；然后将积的小数部分不断乘以2，取出每次的整数，直到积的小数部分为0；最后，按“从前到后的顺序”读出整数，该整数即是所要得到的二进制小数。1.2.2 数制及数制转换 3.十六进制 十六进制指用16个数码0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F计数的方式。十六进制数与二进制数之间的转换十分方便，只要把每位十六进制数转换成相应的二进制数，就得到了十六
9、进制数对应的二进制数。反过来，只要把二进制数从小数点起，向左、向右每4位分成1组，不足4位的用“0”补齐，每组对应的十六进制数即是所转换的十六进制数。1.2.3 编码 在数字电路中，必须用二进制数对输入的文字、符号、十进制数等信号进行编码。编码后的二进制数失去了计数功能，只是用来代表所编码的信号。根据编码规则的不同，常用的编码有二进制编码、二-十进制编码、字符编码等。1.2.3 编码 1.二进制编码 二进制编码指：单纯地用二进制数表示输入的信号，二进制数的位数由输入信号的个数决定。例如，对红、黄、绿3种颜色的交通灯控制信号IR、IY、IG进行二进制编码时，其编码表如表1.2所示。1.2.3 编
10、码 2.二-十进制编码 二-十进制编码，指：用4位二进制数表示1位十进制数。由于4位二进制数组合的方式不同，二-十进制编码方法有很多，常用的有8421码、5421码、余3码等，其中最自然简单的编码方法是8421码。1.2.3 编码 （1）8421码 8421码指：4位二进制数中，从左到右每一位对应的权分别是23、22、21、20，即8、4、2、1。8421码与十进制数之间的对应关系如表1.3所示。1.2.3 编码 （2）5421码 5421码指：4位二进制数中，从左到右每一位对应的权分别是5、4、2、1。5421码与十进制数之间的对应关系如表1.4所示。1.2.3 编码（3）余3码 余3码是一
11、种无权码。其编码规则是：先按8、4、2、1位权将一个十进制数转换为8421码，然后将8421码按二进制运算规则加0011，加0011后得到的码就是该十进制数对应的余3码。余3码与十进制数之间的对应关系如表1.5所示。1.2.3 编码 3.字符编码 字符编码的方法有多种，如ASCII码、国标码、字形码等。ASCII码用7位二进制数表示计算机键盘上的符号，国标码用16位二进制数表示汉字。字形码是汉字显示时用来区分各种字体的编码，有点阵码和矢量码两种，目前大多采用点阵码。点阵码用点阵方式来表示汉字的字形，即将汉字分解成多行多列若干个“点”组成的点阵字形，有笔划的点（黑点）编码为1，无笔划的点（空白）
12、编码为0。根据汉字输出精度的要求，汉字字形点阵有1616点阵、2424点阵、3232点阵、6464点阵等。点阵数越大，汉字显示效果越好，所需的字形码存储空间也越大。当把所有汉字的字形码固定地存储在一起，就形成了字库。根据字体的不同，字库可分为黑体、宋体、仿宋体等。1.3 逻辑关系及逻辑运算 数字电路关注的重点是单元电路之间信号的逻辑关系，而不是信号本身。也就是说，数字电路的输入与输出表现为有脉冲、无脉冲或高电平、低电平两个对立的状态，并且输出状态与输入状态之间只存在某种因果关系，没有数值大小的概念。这种输出与输入之间存在的因果关系，通常称为逻辑关系。1.3.1 任务描述 1.根据图1.5所示连
13、接电路，分别闭合、断开开关S1、S2，观察发光二极管发光情况，并记录下观察到的结果。图1.5 与逻辑实例1.3.1 任务描述 2.根据图1.5所示连接电路，分别闭合、断开开关S1、S2，观察发光二极管发光情况，并记录下观察到的结果。图1.6 或逻辑实例1.3.1 任务描述 1.根据图1.7所示连接电路，分别闭合、断开开关S，观察发光二极管发光情况，并记录下观察到的结果。图1.7 与逻辑实例1.3.2 基本逻辑关系 1.与逻辑 决定某事件的各个条件全部具备时，该事件才会发生的因果关系称为与逻辑。例如：图1.5所示的电路中，开关“闭合”是发光二极管“亮”的条件，全部开关“闭合”时决定发光二极管“亮
14、”的条件全部具备，此时发光二极管“亮”的事件就发生了。与逻辑的真值表如表1.8所示。1.3.2 基本逻辑关系 能够实现“与逻辑”的电路称为与门电路，简称为与门，用图1.9所示的逻辑符号表示。图中：A、B为门电路的输入，Y为门电路的输出。图1.9 与门逻辑符号 1.3.2 基本逻辑关系 2.或逻辑 决定某事件的各个条件中，只要具备一个时，该事件就会发生的因果关系称为或逻辑。例如：图1.6所示的电路中，开关“闭合”是发光二极管“亮”的条件，只要“闭合”一个开关时决定发光二极管“亮”的条件就具备了，于是发光二极管“亮”的事件就发生。或逻辑的真值表如表1.11所示。1.3.2 基本逻辑关系 能够实现“
15、或逻辑”的电路称为或门电路，简称为或门，用图1.10所示的逻辑符号表示。图中：A、B为门电路的输入，Y为门电路的输出。图1.10 或门逻辑符号 1.3.2 基本逻辑关系 3.非逻辑 决定某事件的条件与该事件的发生具有互为否定的因果关系称为非逻辑。非逻辑的真值表如表1.14所示。1.3.2 基本逻辑关系 能够实现“非逻辑”的电路称为非门电路，简称非门，用图1.11所示的逻辑符号表示。图中：A为门电路的输入，Y为门电路的输出。图1.11 非门逻辑符号 1.3.3 复合逻辑关系 将三种基本逻辑按一定的方式组合在一起，就构成了复合逻辑。常用的复合逻辑有与非逻辑、或非逻辑、与或非逻辑、异或逻辑等。1.与
16、非逻辑 与非逻辑是与逻辑和非逻辑的复合，是对与逻辑的否定。与非逻辑的真值表如表1.16所示 1.3.3 复合逻辑关系 能够实现“与非逻辑”的电路称为与非门电路，简称为与非门，逻辑符号如图1.12所示。图中：A、B为门电路的输入，Y为门电路的输出。图1.12 与非门逻辑符号 1.3.3 复合逻辑关系 2.或非逻辑 或非逻辑是或逻辑和非逻辑的复合，是对或逻辑的否定。或非逻辑的真值表如表1.18所示 能够实现“或非逻辑”的电路称为或非门电路，简称为或非门，逻辑符号如图1.13所示。图中：A、B为门电路的输入，Y为门电路的输出。图1.13 或非门逻辑符号1.3.3 复合逻辑关系 3.与或非逻辑 与或非
17、逻辑是与逻辑、或逻辑、非逻辑的复合，逻辑结果形成过程如图1.14所示。图中：A、B，C、D分别先“与”；“与”后的逻辑结果Y1、Y2再“或”；“或”的逻辑结果Y3最后取“非”。1.3.3 复合逻辑关系 与或非逻辑的真值表如表1.20所示。1.3.3 复合逻辑关系 能够实现与或非逻辑的电路称为与或非门电路，简称为与或非门，逻辑符号如图1.15所示。图中，A、B为门电路的一组输入，C、D为门电路的另一组输入，Y为门电路的输出。图1.15 与或非门逻辑符号 1.3.3 复合逻辑关系 4.异或逻辑 异或逻辑也是与逻辑、或逻辑、非逻辑的复合，真值表如表1.22所示。能够实现“异或逻辑”的电路称为异或门电
18、路，简称为异或门，逻辑符号如图1.17所示。图中：A、B为门电路的输入，Y为门电路的输出。图1.17 异或门逻辑符号1.3.4 逻辑运算及基本定律 1.基本逻辑运算和法则 （1）与运算 与运算也称为逻辑乘，其运算规则为000 010100 111 根据与运算的运算规则，可列出与运算的运算法则为A00A1AAAA 一般而言，对逻辑变量A、B进行与运算，其结果为Y，可表示为YAB 1.3.4 逻辑运算及基本定律 （2）或运算 或运算也称为逻辑加，其运算规则为0+00 0+111+01 1+11 根据或运算的运算规则，可列出或运算的运算法则为A+0AA+11A+AA 一般而言，对逻辑变量A、B进行或
19、运算，其结果为Y，可表示为YA+B 1.3.4 逻辑运算及基本定律 （3）非运算 非运算也称为逻辑非，其运算规则为10 式中，读作0的非。根据非运算的运算规则，可列出非运算的运算法则为 1 0 一般而言，对逻辑变量A进行非运算，其结果为Y，可表示为01AAAAAA AY 1.3.4 逻辑运算及基本定律2.逻辑运算的基本定律（1）交换律 逻辑乘的交换律A B=B A 逻辑加的交换律A+B=B+A（2）结合律 逻辑乘的结合律（A B）C=A（B C）逻辑加的结合律（A+B）+C=A+（B+C）1.3.4 逻辑运算及基本定律（3）分配律 逻辑乘的分配律A（B+C）=A B+A C 逻辑加的分配律A+
20、（B C）=（A+B）（A+C）（4）吸收律A+A B=AA+B=A+BA1.3.4 逻辑运算及基本定律 （5）冗余律A B+C+B C=AB+C 一般而言，在一个积之和式中，如果两个乘积项中一项包含另一项中一个因子的非，并且这两项的其余因子都是第三个乘积项的因子，则第三个乘积项是多余的。（6）反演律（又称摩根定律）一般而言，逻辑变量加的非等于它们各自非的乘，逻辑变量乘的非等于它们各自非的加。AABABABABA1.4 逻辑函数及其化简 逻辑函数用来描述逻辑输出与逻辑输入之间的逻辑关系。如果对应于输入逻辑变量A、B、C的每一组确定值，输出逻辑变量Y就有惟一确定的值，则称Y是A、B、C的逻辑函数
21、。逻辑函数可以用逻辑门的组合来实现，对逻辑函数进行化简可以优化数字电路的结构，提高数字电路工作的可靠性。1.4.1 逻辑函数的表示方法 1.真值表 真值表是把输入逻辑变量的各种可能取值和对应的输出逻辑变量的值排列在一起组成的表格。用真值表表示逻辑函数时，一般先根据输入逻辑变量的个数，确定表格的行数和列数；然后，根据输入逻辑变量的取值，确定输出逻辑变量的值。1.4.1 逻辑函数的表示方法 【例1.8】列出3人表决逻辑函数的真值表。分析：3人表决时，只要有2个人投赞成票，就可视为表决通过。用A、B、C分别表示3个人的投票输入，取值为1时表示赞成，取值为0时表示不赞成，取值的组合共有238种。用Y表
22、示表决结果，取值为1时表示表决通过，取值为0时表示表决没有通过。于是，真值表共有9行、4列组成，其中第1行为真值表的表头。1.4.1 逻辑函数的表示方法解：3人表决逻辑的真值表如表1.24所示。1.4.1 逻辑函数的表示方法 2.逻辑表达式 逻辑表达式指用逻辑乘、逻辑加、逻辑非三种逻辑运算把逻辑变量连接起来所构成的等式。对一个逻辑函数而言，可以用与或表达式、与非-与非表达式等多种逻辑表达式来描述。其中，与或表达式最为常用。（1）与或表达式 逻辑函数的与或表达式就是将逻辑函数表示为若干个乘积项之和的形式。如3人表决逻辑函数的与或表达式为Y=AB+BC+AC 1.4.1 逻辑函数的表示方法 （2）
23、最小项表达式 逻辑函数的最小项表达式指逻辑函数的与或表达式中每个乘积项都是最小项。换句话说，任何一个逻辑函数都可以表示成若干个最小项之和的形式。最小项具有如下特性。对任意一个最小项，只有一组逻辑变量的取值使得它的值为1。而对逻辑变量的其他取值时，这个最小项的值都是0。任意两个最小项的乘积为0。全部最小项的和为1。1.4.1 逻辑函数的表示方法 为了叙述和书写方便，可以给最小项加以编号，并记作mi。下标i的确定方法是：先确定变量的顺序，再将最小项中原变量记为1、反变量记为0，最后按确定的变量顺序将1、0排列成一个二进制数，则与二进制数对应的十进制数就是该最小项编号的下标i值。例如，3个逻辑变量A
24、、B、C的8个最小项编号如表1.25所示。1.4.1 逻辑函数的表示方法 （3）与非-与非表达式 如果对与或表达式两次取非，就可以将与或表达式改写为与非-与非表达式。例如ACBCABYACBCABY1.4.1 逻辑函数的表示方法 3.逻辑图 逻辑图是由与门、或门、与非门等逻辑符号所构成的图形，如图1.18所示。用逻辑图表示逻辑函数是一种比较接近实际工程应用的方法。通常画逻辑图的依据是逻辑函数的逻辑表达式。逻辑表达式中的每个乘积项用一个与门实现，各乘积项的相加用或门实现。也可以借助逻辑运算的基本定律，对逻辑表达式变换后用同一种门电路实现。图1.18 逻辑图1.4.1 逻辑函数的表示方法 4.波形
25、图 波形图指输入逻辑变量取值的高、低电平与对应的输出逻辑变量取值的高、低电平所构成的图形，如图1.20所示。波形图可以将逻辑函数的输出与输入之间在时间上的对应关系直观地表示出来，通常也称为时序图。波形图的横坐标是时间轴、纵坐标是变量的取值，由于每个变量的时间轴相同、取值也只有高电平“1”或低电平“0”两种可能，因此画波形图时通常不标出坐标轴。图1.20 波形图1.4.1 逻辑函数的表示方法 5.卡诺图 卡诺图是由表示输入逻辑变量所有可能取值组合的小方格构成的图形，如图1.22所示。小方格排列时，相邻小方格对应的逻辑变量中只有一个变量的取值发生了变化。图1.22 卡诺图1.4.1 逻辑函数的表示
26、方法 用卡诺图表示逻辑函数的具体方法可归纳为以下几种。（1）当逻辑函数是以真值表给出时，在与真值表中函数值为1的行对应的小方格内填入1，其余方格内填入0。例如，由3人表决逻辑函数真值表得到的卡诺图表示如图1.23所示。图1.23 3人表决逻辑函数的卡诺图 1.4.1 逻辑函数的表示方法 （2）当逻辑函数是以最小项表达式给出时，在与最小项对应的小方格内填入1，其余方格内填入0。例如，Y（A，B，C，D）=m（0，1，2，4，5，8，10，11，14，15）的卡诺图如图1.24所示。图1.24 由最小项填卡诺图1.4.1 逻辑函数的表示方法 （3）当逻辑函数是以与或表达式给出时，在每个乘积项所包含
27、的小方格内填入1，其余方格内填入0。例如，Y=AB+AC的卡诺图如图1.25所示。填图时，对乘积项AB而言，在包含A、B的小方格m6、m7内填入1；对乘积项AC而言，在包含A、C的小方格m5、m7内填入1；其余小方格内填入0。当2个乘积项都包含同一个小方格时，只要填入一个1即可。图1.25 由表达式填卡诺图1.4.2 逻辑函数的化简 逻辑函数化简是指采用某种方法找出逻辑函数的最简逻辑表达式。最简逻辑表达式是指逻辑表达式中的乘积项最少、并且每个乘积项中的变量也最少。逻辑函数化简的常用方法有两种：一是公式化简法，就是利用逻辑运算法则和基本定律进行化简；二是卡诺图化简法，即借助卡诺图来化简。1.4.
28、2 逻辑函数的化简 1.公式化简法 （1）并项化简法 并项化简法是：利用 1，把两个乘积项合并成一项，从而消去一个变量（或表达式），剩下两个乘积项的公共因子。AA （2）吸收化简法 吸收化简法是：利用吸收律A+A B=A或A+B=A+B，消去多余项或多余因子。A1.4.2 逻辑函数的化简 （3）配项化简法 配项化简法是：利用A=A（B+），为某一项配上所需的变量，以便用其他方法进行化简。B （4）消去冗余项化简法 消去冗余项化简法是：利用冗余律A B+C+B C=AB+C，将冗余项BC消去。AA1.4.2 逻辑函数的化简 2.卡诺图化简法 （1）卡诺图的特性 卡诺图中每个小方格对应着逻辑函数的
29、一个最小项，相邻的2个小方格对应着逻辑函数的2个相邻最小项。相邻最小项的特点是只有一个逻辑变量的取值发生了变化。因此，在逻辑函数的卡诺图中，如果2个相邻的小方格都为1，那么2个相邻的小方格对应的最小项可以合并为1项，并可消去取值发生了变化的那个逻辑变量。1.4.2 逻辑函数的化简 卡诺图上任何2个标1的相邻小方格，可以合并为1项，并消去1个逻辑变量。例如：图1.23中的m3、m7是2个标1的相邻小方格（如图1.26（a）所示），可以合并为BC，消去了取值发生变化的逻辑变量A；图1.25中的m5、m7是2个标1的相邻小方格（如图1.26（b）所示），可以合并为AC，消去了取值发生变化的逻辑变量B
30、。1.4.2 逻辑函数的化简 卡诺图上任何4个（22个）标1的相邻小方格，可以合并为1项，并消去2个逻辑变量。例如1.4.2 逻辑函数的化简 卡诺图上任何8个（23个）标1的相邻小方格，可以合并为1项，并消去3个逻辑变量。例如 1.4.2 逻辑函数的化简 说明：说明：相邻小方格对应的最小项合并时，必须以2n个进行组合，并且小方格的排列应构成矩形或正方形；卡诺图的上、下小方格，左、右小方格，4个角的小方格都是相邻小方格。例如1.4.2 逻辑函数的化简 （2）卡诺图化简的基本步骤 将逻辑函数用卡诺图表示。将2个、4个或8个为1、且排列为矩形或正方形的相邻小方格圈起来，合并最小项，每个圈对应一个乘积
31、项。画圈时要求：圈的个数最少，并且每个圈包含的小方格数应尽可能多；每个圈都要有新的小方格，否则该圈是多余的；每个为1的小方格都要被圈到，也可以多次被圈到。将代表每个圈的乘积项相加，即得简化的逻辑函数表达式。1.4.3 含有无关项的逻辑函数的化简 1.无关项的概念 （1）约束项 约束项指不允许出现的输入逻辑变量组合所对应的最小项。逻辑函数用真值表、卡诺图表示时，约束项对应的逻辑函数值用“”表示。例如图1.31 交通信号灯的卡诺图 1.4.3 含有无关项的逻辑函数的化简 逻辑函数用逻辑表达式表示时，约束项用字母d表示，或用等于0的条件等式来表示。例如：Y（A，B，C）=m（0，1）d（3，5，6，
32、7）也可以写成：1.4.3 含有无关项的逻辑函数的化简 （2）任意项 不会出现的输入逻辑变量组合所对应的最小项称为任意项。任意项的表示与约束项相同。任意项和约束项统称为无关项。2.含有无关项的逻辑函数的化简 在含有无关项的逻辑函数化简过程中，若无关项对化简有利，则函数值取1；否则，函数值取0。1.4.3 含有无关项的逻辑函数的化简 【例1.14】某控制电路有4个输入端和1个输出端，输入端中有1个控制端、3个数据端。当控制端为低电平时，不论数据端有无输入，输出端都无输出；当控制端为高电平时，数据端有1个输入，则输出端就有输出，并且不会出现2个或3个数据端同时有输入的情况。试写出该电路的输出与输入
33、逻辑关系的最简逻辑表达式。1.4.3 含有无关项的逻辑函数的化简 分析：设控制端为A，数据端为B、C、D，输出端为Y。控制端为1时，数据端有1个输入，输出端就有输出；控制端为0时，不论数据端有无输入，输出端都无输出。数据端为1时，表示有输入；数据端为0时，表示无输入。输出端为1时，表示有输出；输出端为0时，表示无输出。数据端B、C、D不可能出现同时2个或3个为1的情况，它们对应的取值组合是无关项。1.4.3 含有无关项的逻辑函数的化简 解：由题意可得输出与输入的逻辑关系真值表如表1.27所示。1.4.3 含有无关项的逻辑函数的化简 根据表1.27所示的真值表，画出该逻辑函数的卡诺图如图1.32
34、所示。利用无关项化简该逻辑函数，得到最简逻辑表达式为Y=AB+AC+AD图1.32 例1.14的卡诺图本章小结 （1）本章重点介绍了脉冲与数字信号、数制与编码、逻辑关系及逻辑运算、逻辑函数及其化简。（2）脉冲信号表现为一种跃变的电压或电流，且持续时间短暂。描述脉冲波形的基本参数是脉冲幅度、脉冲周期和脉冲宽度。数字电路中传输的信号是脉冲信号，当用数字“0”、“1”来表示脉冲的“有”、“无”时，脉冲信号才称为数字信号。本章小结 （3）数字电路中常用的数制是二进制、十六进制，除用下标区分数制外，还可以用0b表示二进制数、用0 x或H表示十六进制数。把每位十六进制数转换成相应的二进制数，就得到了十六进
35、制数对应的二进制数。反过来，只要把二进制数以小数点为起点向左、向右每4位分成1组，不足4位的用“0”补齐，每组对应的十六进制数即是所转换的十六进制数。（4）二进制数转换为十进制数的规则为：按权展开求和。十进制整数转换为二进制数规则为：除2反序取余。十进制小数转换为二进制数规则为：乘2正序取整。本章小结 （5）在数字电路中，常用的编码有二进制编码、二-十进制编码等。二-十进制编码方法有很多，其中最自然简单的编码方法是8421BCD码。（6）有3种基本的逻辑关系，分别是与逻辑、或逻辑、非逻辑。3种基本逻辑关系的组合称为复合逻辑，如与非逻辑、或非逻辑、与或非逻辑、异或逻辑等。（7）有3种基本的逻辑运
36、算，分别是与逻辑、或逻辑、非逻辑。3种逻辑运算的组合，可以描述一个特定的逻辑关系。本章小结 （8）逻辑函数常用的表示方法有真值表、逻辑表达式、逻辑图、波形图、卡诺图等。真值表是把输入逻辑变量的各种可能取值和对应的输出逻辑变量的值排列在一起组成的表格。逻辑表达式指用逻辑乘、逻辑加、逻辑非三种逻辑运算把逻辑变量连接起来所构成的等式。逻辑图是由与门、或门、与非门等逻辑符号所构成的图形。卡诺图是由表示输入逻辑变量所有可能取值组合的小方格构成的图形。（9）逻辑函数的化简方法有公式化简法和卡诺图化简法2种。公式化简法又分为并项化简法、吸收化简法、配项化简法、消去冗余项化简法。用卡诺图化简逻辑函数的步骤为：
37、画出逻辑函数的卡诺图；将相邻小方格圈起来，合并最小项；将代表每个圈的乘积项相加。第2章 集成逻辑门 逻辑门是一个能够实现特定逻辑关系的单元电路，有多个输入端、1个输出端。目前，常用的逻辑门都制成了集成电路，有TTL集成逻辑门和CMOS集成逻辑门两大类。每一大类中，根据所实现的逻辑功能可分为非门、与非门、或非门等不同类型。在同一个类型的逻辑门中，根据输入端的个数又分为2输入端、3输入端、4输入端等不同型号。本章主要介绍集成逻辑门的识别与使用、集成逻辑门的功能测试。第2章 集成逻辑门本章要点 TTL逻辑门 CMOS逻辑门 集成逻辑门的功能测试 2.1 TTL逻辑门 TTL逻辑门是一种晶体三极管集成
38、电路，通常一个集成块内包含多个相同的逻辑门。由于TTL集成电路生产工艺成熟、产品参数稳定、工作可靠、开关速度高，因此，获得了广泛的应用。在实际应用中，TTL逻辑门产品型号较多，国外型号有HD74系列、SN74系列等，国内的型号是CT。2.1.1 任务描述 1.查阅图2.1所示TTL集成逻辑门的功能。（a）74LS00（b）74LS02（c）74LS01图2.1 TTL集成逻辑门 2.1.1 任务描述 2.根据图2.2（a）所示连接电路，分别闭合、断开开关S1、S2，观察发光二极管发光情况，将观察结果分别记录于表2.1。图2.2（a）与非门逻辑功能测试2.1.1 任务描述 3.根据图2.2（b）
39、所示连接电路，分别闭合、断开开关S1、S2，观察发光二极管发光情况，将观察结果分别记录于表2.2。图2.2（b）或非门逻辑功能测试2.1.2 TTL与非门 1.74LS00 74LS00是4个2输入端TTL与非门，每个与非门都能够实现2个输入逻辑变量的“与非”逻辑功能。其中1、2、3脚构成1个与非门，4、5、6脚构成1个与非门，9、10、8脚构成1个与非门，12、13、11脚构成1个与非门，14脚接供电电源，7脚为接地端。其引脚排列如图2.3所示。图2.3 74LS00引脚排列 2.1.2 TTL与非门 1.74LS10 74LS10是3个3输入端TTL与非门，每个与非门都能够实现3个输入逻辑
40、变量的“与非”逻辑功能。其中1、2、13、12脚构成1个与非门，3、4、5、6脚构成1个与非门，9、10、11、8脚构成1个与非门，14脚接供电电源，7脚为接地端。其引脚排列如图2.4所示。图2.4 74LS10引脚排列 2.1.2 TTL与非门 1.74LS20 74LS20是2个4输入端TTL与非门，每个与非门都能够实现4个输入逻辑变量的“与非”逻辑功能。其中1、2、4、5、6脚构成1个与非门，9、10、12、13、8脚构成1个与非门，14脚接供电电源，7脚为接地端。其引脚排列如图2.5所示。图2.5 74LS20引脚排列 2.1.3 TTL或非门 1.74LS02 74LS02是4个2输
41、入端TTL或非门，每个或非门都能够实现2个输入逻辑变量的“或非”逻辑功能。其中2、3、1脚构成1个或非门，5、6、4脚构成1个或非门，8、9、10脚构成1个或非门，11、12、13脚构成1个或非门，14脚接供电电源，7脚为接地端。引脚排列如图2.6所示。图2.6 74LS02引脚排列 2.1.3 TTL或非门 1.74LS27 74LS27是3个3输入端TTL或非门，每个或非门都能够实现3个输入逻辑变量的“或非”逻辑功能。其中1、2、13、12脚构成1个或非门，3、4、5、6脚构成1个或非门，9、10、11、8脚构成1个或非门，14脚接供电电源，7脚为接地端。其引脚排列如图2.7所示。图2.7
42、 74LS27引脚排列 2.1.3 TTL或非门 1.7425 7425是2个4输入端TTL或非门，每个或非门都能够有选择地实现4个输入逻辑变量的“或非”逻辑功能。其中1、2、3、4、5、6脚构成1个或非门，1、2、4、5脚为输入端，3脚为选通端，6脚为输出端；8、9、10、11、12、13脚构成1个或非门，9、10、12、13脚为输入端，11脚为选通端，8脚为输出端；14脚接供电电源；7脚接地。当选通端（3脚、11脚）为高电平“1”时，相应的或非门选通，实现或非逻辑功能。其引脚排列如图2.8所示。图2.8 7425引脚排列 2.1.4 其他TTL逻辑门 1.OC门 OC门是一种特殊的TTL与
43、非门，它是将TTL与非门输出级三极管的集电极开路后得到的。一个OC门与相同输入端的与非门的逻辑功能相同，逻辑符号如图2.9所示。图2.9 OC门逻辑符号 2.1.4 其他TTL逻辑门 4个2输入端OC门74LS01 的引脚排列如图2.10所示。其中2、3、1脚构成1个OC门，5、6、4脚构成1个OC门，8、9、10脚构成1个OC门，11、12、13脚构成1个OC门，14脚接供电电源；7脚接地。图2.10 74LS01引脚排列2.1.4 其他TTL逻辑门 1.OC门 OC门是一种特殊的TTL与非门，它是将TTL与非门输出级三极管的集电极开路后得到的。一个OC门与相同输入端的与非门的逻辑功能相同，
44、逻辑符号如图2.9所示。图2.9 OC门逻辑符号 2.1.4 其他TTL逻辑门 OC门使用时，必须在输出端与供电电源之间外接一个负载电阻（通常称为上拉电阻），如图2.11所示。图2.11 OC门的使用 2.1.4 其他TTL逻辑门 当两个OC门输出端并联时，如图2.12所示，实现“线与”逻辑功能。即两个OC门输出端并联后的输出Y与单个OC门的输出Y1、Y2之间具有“与”逻辑的关系，YY1Y2。就输出Y与两个OC门的输入A、B和C、D之间的逻辑关系而言，实际上实现的是“与或非”逻辑功能，Y 。CDAB 图2.12 OC门输出端并联2.1.4 其他TTL逻辑门 2.三态门 三态门具有高电平、低电平
45、、高电阻三种输出状态。与普通逻辑门相比，三态门多了一个使能控制端，图2.13所示是三态缓冲器的逻辑符号。图2.13 三态缓冲器逻辑符号 图中，使能端低电平有效。即：当 =0时，其逻辑功能与普通的缓冲器相同；而当 =1时，输出端呈现高阻状态，相当于断路。ENEN2.1.4 其他TTL逻辑门 利用三态门可实现信号传输控制。图2.15所示是由4个三态缓冲器构成的单向总线。当 1、2、3、4轮流为低电平“0”时，输入信号A1、A2、A3、A4轮流被送到总线上，而其他三态门由于端为高电平“1”而处于高阻状态。ENENENEN图2.15 用三态门构成的单向总线2.1.4 其他TTL逻辑门 图2.16所示是
46、三态8总线收发器74LS245的引脚排列。74LS245在使能端和方向控制端DIR控制下，可实现数据的双向传输。当使能端为高电平“1”时，收发器处于高阻态。当使能端为低电平“0”时，若方向控制端DIR为 低电平“0”，则B端为数据、A端为总线，B数据传输到 A总线；若方向控制端DIR为高电平“1”，则A端为数据、B端为总线，A数据传输到B总线。图2.16 三态8总线收发器74LS2452.1.4 其他TTL逻辑门 74LS245的功能表如表2.4所示。2.1.4 其他TTL逻辑门 3.异或门 常用的TTL异或门是74LS86，引脚排列如图2.17所示。其中1、2、3脚构成1个异或门，4、5、6
47、脚构成1个异或门，9、10、8脚构成1个异或门，12、13、11脚构成1个异或门，14脚接供电电源，7脚接地。图2.17 4个异或门74LS862.1.4 其他TTL逻辑门 74LS86的功能表如表2.5所示。2.1.5 TTL逻辑门的使用 1.型号识读 TTL集成逻辑门的型号有74、74H、74S、74LS之分。其中：74是标准系列，74H是高速系列，74S是肖特基系列，74LS是低功耗肖特基系列。4个系列中，以74LS的综合性能最佳，应用最广。2.1.5 TTL逻辑门的使用 2.参数识读 通常，TTL逻辑门的制造商会以产品说明书的形式给出该产品推荐的工作条件、电气特性、外形尺寸、引脚间距等
48、参数。这些参数是正确使用TTL逻辑门的依据，在实际应用中，应养成使用产品前查阅说明书的习惯。2.1.5 TTL逻辑门的使用 表2.6所示是74LS00的主要参数。2.1.5 TTL逻辑门的使用 图2.18所示是74LS00的外形尺寸、引脚间距。图2.18 74LS00外形尺寸、引脚间距（单位为mm）2.1.5 TTL逻辑门的使用 3.闲置输入端的处理 （1）暂时不用的“与”输入端，可通过1k电阻接电源，如图2.19（a）所示。对暂不使用的“或”输入端应接地（接地相当于接低电平0）。图2.19（a）与非门闲置输入端的处理方法 2.1.5 TTL逻辑门的使用 （2）将不使用的输入端并接在使用的输入
49、端上，如图2.19（b）所示。这种处理方法影响电路的工作速度，在实际应用中一般不采用。（3）不使用的“与”输入端可以悬空，或者剪短，如图2.19（c）所示。悬空的输入端容易接收各种干扰信号，导致工作不稳定，一般不采用。图2.19 与非门闲置输入端的处理方法（b）（c）2.1.5 TTL逻辑门的使用 4.注意事项 （1）安装时，要注意集成块引脚的排列顺序，接插集成块用力适度，防止引脚折伤。（2）焊接时，用25W电烙铁较合适，焊接时间不宜过长。（3）调试时，要注意电源电压的大小和极性，尽量稳定在+5V，以免损坏集成块。（4）连接线应尽量短。若连接线不能缩短时，要考虑加屏蔽措施，防止外界电磁干扰的影
50、响。（5）当外加输入信号的上升沿或下降沿不能满足要求时（100pF时，R取值约180。2.2 CMOS逻辑门 CMOS逻辑门是另一种集成逻辑门，集成电路内部是场效晶体管。由于场效晶体管集成电路制造工艺简单、集成度高、功耗低，因此在实际应用中也非常普及。可供选择的CMOS逻辑门产品的型号较多，国外型号有CD系列、SN74AC系列等，国内的型号是CC系列。2.2.1 任务描述 1.查阅图2.20所示CMOS集成逻辑门的功能。图2.20 CMOS集成逻辑门（a）（b）（c）2.2.1 任务描述 2.根据图2.21所示连接电路，分别闭合、断开开关S，观察发光二极管发光情况，将观察结果分别记录于表2.7
