1、第第9章章 组合逻辑电路组合逻辑电路第第9章章 组合逻辑电路组合逻辑电路9.1 组合逻辑电路的特点及分析设计方法组合逻辑电路的特点及分析设计方法 9.2 常用组合电路介绍常用组合电路介绍 9.3 组合电路中的竞争组合电路中的竞争-冒险现象冒险现象 第第9章章 组合逻辑电路组合逻辑电路 数字电路的分类：数字电路的分类：数字电路按照逻辑功能的不同分为数字电路按照逻辑功能的不同分为两大类：一类是组合逻辑电路，简称组合电路；一类是时两大类：一类是组合逻辑电路，简称组合电路；一类是时序逻辑电路，简称时序电路。序逻辑电路，简称时序电路。本章讨论内容：本章讨论内容：（1）介绍组合电路的结构和功能特点、）介绍
2、组合电路的结构和功能特点、一般分析方法和设计方法；一般分析方法和设计方法；（2）以编码器、译码器、加法器、数值比较器、数据选择）以编码器、译码器、加法器、数值比较器、数据选择器和数据分配器这些常用中规模集成组合电路为例，重点器和数据分配器这些常用中规模集成组合电路为例，重点讲述它们的功能、使用方法及典型应用。讲述它们的功能、使用方法及典型应用。第第9章章 组合逻辑电路组合逻辑电路第第9章章 组合逻辑电路组合逻辑电路1.功能特点功能特点 组合电路在任意时刻的输出仅仅取决于该时刻输入信组合电路在任意时刻的输出仅仅取决于该时刻输入信号的状态，而与该时刻之前电路的状态无关。简而言之，号的状态，而与该时
3、刻之前电路的状态无关。简而言之，组合电路组合电路“无记忆性无记忆性”。2、结构特点、结构特点 组合电路之所以具有以上功能特点，归根结底是由于组合电路之所以具有以上功能特点，归根结底是由于结构上满足以下特点：结构上满足以下特点：（1）不包含记忆（存储）元件；）不包含记忆（存储）元件；（2）不存在输出到输入的反馈回路。）不存在输出到输入的反馈回路。9.1 组合电路的特点及分析设计方法组合电路的特点及分析设计方法 9.1.1 组合电路的特点组合电路的特点第第9章章 组合逻辑电路组合逻辑电路 （3）组合电路一般有多个输入端，多个输出端。）组合电路一般有多个输入端，多个输出端。如下图所示为组合电路的一般
4、结构框图。如下图所示为组合电路的一般结构框图。图图9-1 组合电路框图组合电路框图第第9章章 组合逻辑电路组合逻辑电路 分析任务：分析任务：分析组合电路，就是根据已知的逻辑图，分析组合电路，就是根据已知的逻辑图，找出输出变量与输入变量之间的逻辑关系，从而确定电路找出输出变量与输入变量之间的逻辑关系，从而确定电路的逻辑功能。的逻辑功能。分析步骤：分析步骤：（1）根据给定逻辑图写出输出变量的逻辑表达式；）根据给定逻辑图写出输出变量的逻辑表达式；（2）用公式法或卡诺图法化简逻辑表达式；）用公式法或卡诺图法化简逻辑表达式；（3）根据化简后的表达式列出真值表；）根据化简后的表达式列出真值表；（4）根据真
5、值表所反映的输出与输入变量的取值对应）根据真值表所反映的输出与输入变量的取值对应关系，说明电路的逻辑功能。关系，说明电路的逻辑功能。9.1.2 组合电路的一般分析方法组合电路的一般分析方法第第9章章 组合逻辑电路组合逻辑电路【例【例9-1】试分析下图所示电路的逻辑功能。试分析下图所示电路的逻辑功能。解：解：（1）从输入端依次写出逻辑表达式：）从输入端依次写出逻辑表达式：ABL 1BAL2CLL23CBAABLLF)(31（2）列出逻辑函数真值表，如表）列出逻辑函数真值表，如表3-1所示。所示。第第9章章 组合逻辑电路组合逻辑电路（3）逻辑功能分析）逻辑功能分析 由真值表可知，当由真值表可知，当
6、A、B、C中有多数个为中有多数个为1时，时，F即为即为1。因此，上图所示电路具有多数表决的功能，是一个多。因此，上图所示电路具有多数表决的功能，是一个多数表决电路。数表决电路。表表9-1 例例9-1真值表真值表第第9章章 组合逻辑电路组合逻辑电路 【例【例9-2】分析图下图所示电路的逻辑功能。分析图下图所示电路的逻辑功能。解：解：（1）写逻辑表达式。）写逻辑表达式。ABCALABCBMABCCNNMLLMNY第第9章章 组合逻辑电路组合逻辑电路NMLLMNY)()()(CBACCBABCBAACBCACBABCABAACCBBA)ACCBBA（或（2）化简：）化简：第第9章章 组合逻辑电路组合
7、逻辑电路 （3）由化简后的表达式列出真值表如表）由化简后的表达式列出真值表如表9-2所列。所列。（4）分析逻辑功能）分析逻辑功能 由真值表可知，只要由真值表可知，只要A、B、C的取值不一样，输的取值不一样，输出出Y就为就为1；否则，当；否则，当A、B、C取值一样时，取值一样时，Y为为0。所以，这是一个三变量的非一致电路。所以，这是一个三变量的非一致电路。表表9-2 例例9-2真值表真值表第第9章章 组合逻辑电路组合逻辑电路【例【例9-3】试分析右图所示电路的逻辑功能。试分析右图所示电路的逻辑功能。解：解：（1）写出逻辑表达式。）写出逻辑表达式。（2）由逻辑表达式得真值表如表）由逻辑表达式得真值
8、表如表9-3所列。所列。DCBAY 表表9-3 例例9-3真值表真值表 A B C D Y A B C D Y 0 0 0 0 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 0 1 0 1 1 0 1 0 0 0 0 1 1 0 1 0 1 1 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 0第第9章章 组合逻辑电路组合逻辑电路（3）分析逻辑功能）分析逻辑功能 由真值表可知，当由真值表可知，当4个输入变量中有奇数个个输入变量中有奇数个1时，时，输出为输出为1；
9、否则，输入变量中有偶数个；否则，输入变量中有偶数个1时，输出为时，输出为0，这样根据输出结果就可以校验输入，这样根据输出结果就可以校验输入1的个数是否的个数是否为奇数，因此该电路是一个为奇数，因此该电路是一个4输入变量的奇校验电输入变量的奇校验电路。路。第第9章章 组合逻辑电路组合逻辑电路 设计任务：设计任务：组合电路的设计与分析过程相反，它是根组合电路的设计与分析过程相反，它是根据已知的逻辑问题，首先列出真值表，然后求出逻辑函数据已知的逻辑问题，首先列出真值表，然后求出逻辑函数的最简表达式，继而画出逻辑图。的最简表达式，继而画出逻辑图。设计要求：设计要求：组合电路的设计通常以电路简单、所用器
10、组合电路的设计通常以电路简单、所用器件最少为目标。前面介绍的用公式法和卡诺图法化简逻辑件最少为目标。前面介绍的用公式法和卡诺图法化简逻辑函数，就是为了获得最简表达式，以便使用最少的门电路函数，就是为了获得最简表达式，以便使用最少的门电路组合成逻辑电路。但是由于在设计中普遍采用中、小规模组合成逻辑电路。但是由于在设计中普遍采用中、小规模集成电路，一片集成电路包括几个至几十个同一类型的门集成电路，一片集成电路包括几个至几十个同一类型的门电路，因此应根据具体情况，尽可能减少所用器件的数目电路，因此应根据具体情况，尽可能减少所用器件的数目和种类，这样可以使组装好的电路结构紧凑，达到工作可和种类，这样可
11、以使组装好的电路结构紧凑，达到工作可靠的目的。靠的目的。9.1.3 组合电路的一般设计方法组合电路的一般设计方法第第9章章 组合逻辑电路组合逻辑电路 设计步骤设计步骤：（1）设定输入、输出变量并进行逻辑赋值；）设定输入、输出变量并进行逻辑赋值；（2）根据功能要求列出真值表；）根据功能要求列出真值表；（3）根据真值表写出逻辑表达式并化成最简；）根据真值表写出逻辑表达式并化成最简；（4）根据最简表达式画出逻辑图。）根据最简表达式画出逻辑图。第第9章章 组合逻辑电路组合逻辑电路 【例【例9-4】设计一个三人表决电路，实现大多数人同意设计一个三人表决电路，实现大多数人同意时，结果才能通过。时，结果才能
12、通过。解：解：（1）设定变量并进行状态赋值。用）设定变量并进行状态赋值。用A、B、C表示表示三个人，即输入变量；用三个人，即输入变量；用Y代表结果，即输出变量。且采代表结果，即输出变量。且采用正逻辑赋值，用正逻辑赋值，A、B、C为为1表示同意，为表示同意，为0表示不同意；表示不同意；Y为为1表示结果通过，为表示结果通过，为0表示不通过。表示不通过。（2）根据题目要求列真值表，如表）根据题目要求列真值表，如表9-4所列。所列。（3）由真值表写出逻辑表达式并化简，再根据题目要求）由真值表写出逻辑表达式并化简，再根据题目要求将最简表达式变换为最简与非将最简表达式变换为最简与非-与非式。与非式。YAB
13、CABCABCABCABBCAC（4）画逻辑图。本题未限制门电路的种类，则由最简表）画逻辑图。本题未限制门电路的种类，则由最简表达式直接画出逻辑图即可，如图达式直接画出逻辑图即可，如图9-5所示。所示。第第9章章 组合逻辑电路组合逻辑电路第第9章章 组合逻辑电路组合逻辑电路 【补充例题】：【补充例题】：设计一个三人表决电路，要求实现大多数人同设计一个三人表决电路，要求实现大多数人同意时，议案才能通过，而且其中第一个人具有否决意时，议案才能通过，而且其中第一个人具有否决权（要求：用与非门实现）。权（要求：用与非门实现）。解：解：（1）设定变量并进行逻辑赋值）设定变量并进行逻辑赋值 用用A、B、C
14、表示三个人，即输入变量，其中表示三个人，即输入变量，其中A代表具有否决权的那个人；用代表具有否决权的那个人；用Y代表结果，即输出代表结果，即输出变量。采用正逻辑赋值，变量。采用正逻辑赋值，A、B、C为为1表示同意，表示同意，为为0表示不同意；表示不同意；Y为为1表示结果通过，为表示结果通过，为0表示不表示不通过。通过。第第9章章 组合逻辑电路组合逻辑电路（2）根据题目要求列真值表，如下表所列。）根据题目要求列真值表，如下表所列。第第9章章 组合逻辑电路组合逻辑电路 （3）由真值表写出逻辑表达式并化简）由真值表写出逻辑表达式并化简 （4）画逻辑图）画逻辑图 若用与非门实现，则先求最简与非若用与非
15、门实现，则先求最简与非-与非表达式与非表达式 逻辑图如下图所示。该图逻辑图如下图所示。该图实际上是举重裁判表决电路。实际上是举重裁判表决电路。ACABACABYACABABCCABCBAY【问题】：【问题】：若只要求设计一个三若只要求设计一个三人表决电路，大多数人同意时议人表决电路，大多数人同意时议案通过。如何设计？案通过。如何设计？第第9章章 组合逻辑电路组合逻辑电路 【例【例9-5】设计一个燃油锅炉自动报警器。要求燃油喷嘴设计一个燃油锅炉自动报警器。要求燃油喷嘴在在 开启状态下，如锅炉水温或压力过高则发出报警信号。要开启状态下，如锅炉水温或压力过高则发出报警信号。要求用与非门实现。求用与非
16、门实现。解：解：（1）设定变量并进行状态赋值）设定变量并进行状态赋值 将喷嘴开关、锅炉水温、压力分分别用将喷嘴开关、锅炉水温、压力分分别用A、B、C表示；表示；A=1表示喷嘴开关打开，表示喷嘴开关打开，A=0表示喷嘴开关关闭；表示喷嘴开关关闭；B、C为为1表示温度、压力过高，为表示温度、压力过高，为0表示温度、压力正常。报警信号作表示温度、压力正常。报警信号作为输出变量用为输出变量用F表示，表示，F=0表示正常，表示正常，F=1报警。报警。（2）根据题意列真值表，如表）根据题意列真值表，如表9-5所示。所示。表表9-5 例例9-5真值表真值表第第9章章 组合逻辑电路组合逻辑电路（3）根据真值表
17、写表达式并化为最简。）根据真值表写表达式并化为最简。ACABABCCABCBAF 由于要求用与非门实现，所以需将表达式变换成与非由于要求用与非门实现，所以需将表达式变换成与非-与与非式。即非式。即ACABACABACABF（4）画逻辑图。用与非门实）画逻辑图。用与非门实现的逻辑图如右图所示。现的逻辑图如右图所示。第第9章章 组合逻辑电路组合逻辑电路 【例【例9-6】设设A、B、C为某保密锁的为某保密锁的3个按键，当个按键，当A键单键单独按下时，锁既不打开也不报警；只有当独按下时，锁既不打开也不报警；只有当A、B、C或者或者A、B或者或者A、C分别同时按下时，锁才能被打开，当不符合上述组分别同时
18、按下时，锁才能被打开，当不符合上述组合状态时，将发出报警信息，试分别用与非门和或非门设计合状态时，将发出报警信息，试分别用与非门和或非门设计此保密锁的逻辑电路。此保密锁的逻辑电路。解：解：（1）设定变量并进行状态赋值）设定变量并进行状态赋值 设设A、B、C为三个按键，按下为为三个按键，按下为1，不按为，不按为0。设。设F和和G分分别为开锁信号和报警信号，开锁为别为开锁信号和报警信号，开锁为1，不开锁为，不开锁为0，报警为，报警为1，不报警为不报警为0。（2）根据题意列真值表，）根据题意列真值表，如表如表9-6所示。所示。表表9-6 例例9-6真值表真值表第第9章章 组合逻辑电路组合逻辑电路 （
19、3）根据真值表写表达式并化为最简。）根据真值表写表达式并化为最简。ACABABCCABCBAFCABABCACBACBAG 若用与非门实现，需将表达式变换成与非若用与非门实现，需将表达式变换成与非-与非式。即与非式。即ACABACABACABFCABACABACABAG第第9章章 组合逻辑电路组合逻辑电路 若用或非门实现，需将表达式变换成或非若用或非门实现，需将表达式变换成或非-或非式。根据或非式。根据第第1章介绍的求或非章介绍的求或非-或非式的方法，可得或非式的方法，可得CBAACABFCBACABAG（4）画逻辑图。用与非门和或非门实现的逻辑图分别如图）画逻辑图。用与非门和或非门实现的逻辑
20、图分别如图9-7和图和图9-8所示。所示。图图9-7 例例9-6用与非门实现的电路用与非门实现的电路 图图9-8 例例9-6用或非门实现的电路用或非门实现的电路第第9章章 组合逻辑电路组合逻辑电路 【例【例9-7】有一水箱由大、小两台水泵有一水箱由大、小两台水泵ML和和MS供水，如供水，如下图所示。水箱中设置了下图所示。水箱中设置了3个水位检测元件个水位检测元件A、B、C。水面低。水面低于检测元件时，检测元件给出高电平；反之给出低电平。现于检测元件时，检测元件给出高电平；反之给出低电平。现要求当水位超过要求当水位超过C点时水泵停止工作；水位低于点时水泵停止工作；水位低于C点而高于点而高于B点时
21、点时MS单独工作；水位低于单独工作；水位低于B点而高于点而高于A点时点时ML单独工作；水单独工作；水位低于位低于A点时点时ML和和MS同时工作。试根据以上要求设计一个控同时工作。试根据以上要求设计一个控制两台水泵自动工作的电路。制两台水泵自动工作的电路。第第9章章 组合逻辑电路组合逻辑电路 解：解：注意：本题是一个具有约束项的逻辑函数问题。注意：本题是一个具有约束项的逻辑函数问题。（1）逻辑赋值）逻辑赋值 用用A、B、C等于等于1分别表示检测元件分别表示检测元件A、B、C给出高电平，给出高电平，用用A、B、C等于等于0分别表示检测元件分别表示检测元件A、B、C给出低电平；用给出低电平；用ML=
22、1、MS=1分别表分别表示水泵示水泵ML和和MS工作，用工作，用ML=0MS=0分别表示水泵分别表示水泵ML和和MS停止工作。停止工作。（2）根据题意得真值表）根据题意得真值表如表如表9-7所列。所列。表表9-7 例例9-7真值表真值表第第9章章 组合逻辑电路组合逻辑电路（3）根据真值表写表达式并用卡诺图化简得）根据真值表写表达式并用卡诺图化简得（4）由最简表达式可得逻辑图如下图所示。）由最简表达式可得逻辑图如下图所示。CBASMBLM第第9章章 组合逻辑电路组合逻辑电路1.什么是编码什么是编码 一般地说，用文字、符号或者数字表示特定对象的过程一般地说，用文字、符号或者数字表示特定对象的过程都
23、可以叫做都可以叫做编码编码。数字电路中的编码是指用二进制代码表示。数字电路中的编码是指用二进制代码表示不同的事物。能够实现编码功能的电路称做编码器。不同的事物。能够实现编码功能的电路称做编码器。n位二进制代码可以组成位二进制代码可以组成2n种不同的状态，也就可以表示种不同的状态，也就可以表示2n个不同的信息。若要对个不同的信息。若要对N个输入信息进行编码，则满足个输入信息进行编码，则满足N 2n n为二进制代码的位数，也即输入变量的个数。当为二进制代码的位数，也即输入变量的个数。当N=2n时，是利用了时，是利用了n个输入变量的全部组合进行的编码，称为个输入变量的全部组合进行的编码，称为全编码全
24、编码，实现全编码的电路叫做全编码器（或称，实现全编码的电路叫做全编码器（或称二进制编码二进制编码器器）；当）；当N 2n时，是利用了时，是利用了n个输入变量的部分状态进行个输入变量的部分状态进行的编码，称为的编码，称为部分编码部分编码。9.2 常用组合电路介绍常用组合电路介绍 9.2.1 编码器编码器第第9章章 组合逻辑电路组合逻辑电路2.二进制编码器二进制编码器 二进制编码器也叫全编码器，其框图如图所示。二进制编码器也叫全编码器，其框图如图所示。框图中，输入信号框图中，输入信号I1、I2I2n为为2n个有待于编个有待于编码的信息，输出信号码的信息，输出信号Yn、Yn-1Y1为为n位二进制代码
25、，位二进制代码，其中其中Yn为代码的最高位，为代码的最高位，Y1为最低位。例如，当为最低位。例如，当n=3时，称为时，称为3位二进制编码器；当位二进制编码器；当n=4时，称为时，称为4位二进制编码器。位二进制编码器。图图9-11 二进制编码器框图二进制编码器框图第第9章章 组合逻辑电路组合逻辑电路 编码特点：编码特点：对于编码器而言，在编码过程中，对于编码器而言，在编码过程中，一次只能有一个输入信号被编码，被编码的信号必一次只能有一个输入信号被编码，被编码的信号必须是有效电平，有效电平可能是高电平，也有可能须是有效电平，有效电平可能是高电平，也有可能是低电平，这与电路设计有关，不同编码器，其有
26、是低电平，这与电路设计有关，不同编码器，其有效电平可能不同。例如，某个编码器的输入有效电效电平可能不同。例如，某个编码器的输入有效电平是高电平，表明只有当输入信号为高电平时才能平是高电平，表明只有当输入信号为高电平时才能被编码，而输入为低电平时不能被编码。对于输出被编码，而输入为低电平时不能被编码。对于输出的二进制代码来说，可能是原码，也有可能是反码，的二进制代码来说，可能是原码，也有可能是反码，这也取决于电路的构成。例如，十进制数这也取决于电路的构成。例如，十进制数“9”的的4位位原码是原码是1001，而反码是，而反码是0110。第第9章章 组合逻辑电路组合逻辑电路 二进制编码器又分为普通编
27、码器和优先编码器。二进制编码器又分为普通编码器和优先编码器。（1）普通编码器）普通编码器 以以3位二进制普通编码器为例。表位二进制普通编码器为例。表9-8是该编码器是该编码器的真值表，由表可以看出：的真值表，由表可以看出：输入信号为低电平有效，因此输入信号输入信号为低电平有效，因此输入信号“I”上上面带有反号；面带有反号；输入信号之间互相排斥，即不允许有两个或两输入信号之间互相排斥，即不允许有两个或两个以上输入信号同时为有效电平，因此，这种普通个以上输入信号同时为有效电平，因此，这种普通编码器又称作互斥编码器。输出信号为原码，所以编码器又称作互斥编码器。输出信号为原码，所以“Y”上面没有反号，
28、这种二进制编码器又可称作上面没有反号，这种二进制编码器又可称作8线线-3线（线（8/3线）编码器。线）编码器。第第9章章 组合逻辑电路组合逻辑电路 根据真值表可以写出输出变量根据真值表可以写出输出变量Y2、Y1、Y0的表达式为的表达式为:45672IIIIY23671IIIIY13570IIIIY 表表9-8 3位二进制普通编码器真值表位二进制普通编码器真值表第第9章章 组合逻辑电路组合逻辑电路 由表达式画出逻辑电路图如图由表达式画出逻辑电路图如图9-12（a）所示。）所示。图图9-12（b）是该）是该3/8线互斥编码器的逻辑符号。在线互斥编码器的逻辑符号。在逻辑符号中，方框内的变量符号一般不
29、带逻辑符号中，方框内的变量符号一般不带“”号，号，而且用正体。而且用正体。图图9-12 8-3线普通编码器线普通编码器第第9章章 组合逻辑电路组合逻辑电路 （2）优先编码器）优先编码器 与普通编码器不同，优先编码器允许同时有几个输入信号与普通编码器不同，优先编码器允许同时有几个输入信号为有效电平，但电路只能对其中优先级别最高的信号进行编码。为有效电平，但电路只能对其中优先级别最高的信号进行编码。同样以同样以8/3线优先编码器为例，设输入信号线优先编码器为例，设输入信号I7I0为高电平有效为高电平有效（“I”上不带反号），输出为原码（上不带反号），输出为原码（Y2、Y1、Y0上也没有反上也没有反
30、号）。若输入信号的优先级别依次为号）。若输入信号的优先级别依次为I7、I6、I1、I0，则可以，则可以得到表得到表9-9所列的真值表（表中所列的真值表（表中“”表示取表示取0取取1均可）。显然，均可）。显然，表中输入信号允许同时有多个为有效电平表中输入信号允许同时有多个为有效电平1。表表9-9 8-3线优先编码器真值表线优先编码器真值表第第9章章 组合逻辑电路组合逻辑电路由表由表9-9可分别写出可分别写出Y 2、Y 1、Y 0的表达式：的表达式：456745675676772IIIIIIIIIIIIIIY234567345676771IIIIIIIIIIIIIIY123456734567567
31、70IIIIIIIIIIIIIIIIY1246346567IIIIIIIIII24534567IIIIIIII第第9章章 组合逻辑电路组合逻辑电路 若用与或非门实现且反码输出，即输出若用与或非门实现且反码输出，即输出为为 、，则上面的式子可写成，则上面的式子可写成 45672IIIIY245345671IIIIIIIIY12463465670IIIIIIIIIIY2Y1Y0Y第第9章章 组合逻辑电路组合逻辑电路 如果输入为低电平有效，如果输入为低电平有效，即即 以反变量输入，以反变量输入，则根据则根据 、的表达式的表达式可画出可画出8/3线优先编码器的线优先编码器的逻辑图，如图逻辑图，如图9-
32、13所示。特所示。特别地，当输入低电平有效时，别地，当输入低电平有效时，常将反相器的常将反相器的“o”画在输入画在输入端，如图中端，如图中G1G7。另外。另外注意，图中注意，图中 为隐含码，即为隐含码，即当输入信号当输入信号 均无输入时（即均无输入时（即 均为均为1），此时，），此时，、均为均为1，此即的编码。，此即的编码。7I0I2Y1Y0Y7I1I7I1I2Y1Y0Y0I图图9-13 8-3线优先编码器逻辑图线优先编码器逻辑图第第9章章 组合逻辑电路组合逻辑电路 （3）集成）集成8/3线优先编码器线优先编码器 图图9-14（a）是集成）是集成TTL 8/3线优先编码器线优先编码器74LS1
33、48的引脚排列图，图（的引脚排列图，图（b）是其逻辑符号，）是其逻辑符号，在理论分析中，采用的都是集成电路的逻辑符号。在理论分析中，采用的都是集成电路的逻辑符号。而集成电路的外部引脚排列图多用于实际连线中。而集成电路的外部引脚排列图多用于实际连线中。表表3-9是它的真值表。是它的真值表。74LS148除了具备表除了具备表9-10所所示的示的8/3线优先编码器的功能外，还增加了一些功线优先编码器的功能外，还增加了一些功能端能端 、和和 。为使能端，低电平有效，即当为使能端，低电平有效，即当 =0时，电时，电路才处于工作状态，对输入信号进行编码。否则，路才处于工作状态，对输入信号进行编码。否则，当
34、当 =1时，编码被禁止，输出为无效的高阻态，时，编码被禁止，输出为无效的高阻态，用用1表示。表示。STSYEXYSTSTST第第9章章 组合逻辑电路组合逻辑电路 图图9-14 8-3线优先编码器线优先编码器74LS148第第9章章 组合逻辑电路组合逻辑电路表表9-10 74LS148的功能表的功能表第第9章章 组合逻辑电路组合逻辑电路 和和 分别称作选通输出端和扩展输出端，它分别称作选通输出端和扩展输出端，它们均用于编码器的级联扩展。级联应用时将高位片的们均用于编码器的级联扩展。级联应用时将高位片的 端与低位片的端与低位片的 端连接起来，可以扩展编码器的端连接起来，可以扩展编码器的功能，并且要
35、使功能，并且要使 =0，必须，必须 均为无效电均为无效电平平1。在级联应用时可作输出位的扩展端。在级联应用时可作输出位的扩展端。SYEXYSYSTSY7I0I第第9章章 组合逻辑电路组合逻辑电路 【例【例9-8】试用两片试用两片8/3线优先编码器线优先编码器74LS148级联，构成级联，构成16/4线线编码器。编码器。解：解：连线图如图连线图如图9-15所示。所示。是编码输入信号，是编码输入信号，低电平有效，优先级别最高，低电平有效，优先级别最高，优先级别优先级别最低；最低；组成组成4位二进制反码作输出信号。位二进制反码作输出信号。当高位片无输入而低位片有输入时（即当高位片无输入而低位片有输入
36、时（即 全为全为1，中至中至少有一个为少有一个为0时），高位片的时），高位片的 =0，低位片工作，低位片工作，=1，输出为，输出为 的编码的编码10001111（反码）。（反码）。当高位片有输入时（即当高位片有输入时（即 中至少有一个为低电平时），高位片中至少有一个为低电平时），高位片的的 =0，低位片停止工作，低位片停止工作，=0，输出为的编码，输出为的编码00000111（反（反码）。码）。15A0A15A0A3Z0Z15A8A7A0ASY3Z7A0A15A8ASY3Z第第9章章 组合逻辑电路组合逻辑电路图图9-15 两片两片74148构成构成16/4线编码器连线图线编码器连线图第第9章章
37、 组合逻辑电路组合逻辑电路 3 十进制编码器十进制编码器 将将10个输入信号个输入信号I9I0分别编成对应的分别编成对应的8421BCD码的码的电路称为十进制编码器。电路称为十进制编码器。十进制编码器有十进制编码器有10个输入信号，输出是个输入信号，输出是4位二进制代码。位二进制代码。4位二进制代码可以组成位二进制代码可以组成16种状态，而十进制编码器只需其种状态，而十进制编码器只需其中的中的10个，因而它属于部分编码，可称为个，因而它属于部分编码，可称为10/4线编码器。线编码器。又因为其输出多为又因为其输出多为8421BCD码，故也称为二码，故也称为二-十进制编码十进制编码器或器或8421
38、BCD码编码器。码编码器。第第9章章 组合逻辑电路组合逻辑电路 集成十进制编码器中，常见的是集成十进制编码器中，常见的是10线线4线优先编码器线优先编码器74LS147，图，图9-16（a）所示为）所示为74LS147的引脚排列图，图的引脚排列图，图9-16（b）是它的逻辑符号。）是它的逻辑符号。74LS147的输入端为的输入端为 ，低电平有效，优先权从到依次降低；输出端为低电平有效，优先权从到依次降低；输出端为 、，组成组成4位位8421BCD码，码，为最高位，为最高位，为最低位，且输出为反为最低位，且输出为反码。码。9I0I3Y2Y1Y0Y3Y0Y图图9-16 10-4线优先编码器线优先编
39、码器74LS147第第9章章 组合逻辑电路组合逻辑电路 【例例9-9】某医院有一、二、三、四号病室，某医院有一、二、三、四号病室，每室设有呼叫按钮，同时在护士值班室内对应地装每室设有呼叫按钮，同时在护士值班室内对应地装有一、二、三、四号指示灯。现在的情况是，四个有一、二、三、四号指示灯。现在的情况是，四个病室的按钮可以同时按下，但值班室一次只有一盏病室的按钮可以同时按下，但值班室一次只有一盏灯亮，一号病室的优先权最高，四号病室的优先权灯亮，一号病室的优先权最高，四号病室的优先权最低。试用优先编码器最低。试用优先编码器74LS148和门电路设计满和门电路设计满足上述要求的控制电路。足上述要求的控
40、制电路。第第9章章 组合逻辑电路组合逻辑电路 解：解：选取输入变量选取输入变量B1、B2、B3、B4分别表示分别表示一、二、三、四号病室的按钮，按下时变量为一、二、三、四号病室的按钮，按下时变量为0，否，否则为则为1。用输出变量。用输出变量L1、L2、L3、L4分别表示一、二、分别表示一、二、三、四号指示灯，变量为三、四号指示灯，变量为0表示灯亮，否则表示灯灭。表示灯亮，否则表示灯灭。因为只要控制因为只要控制4盏灯，故用二位输出即可。选用盏灯，故用二位输出即可。选用74LS148的低的低4位输入端位输入端 和低二位输出端和低二位输出端 、即可。控制电路的功能可用表即可。控制电路的功能可用表9-
41、11来描述。来描述。0I3I1Y0Y第第9章章 组合逻辑电路组合逻辑电路 由功能表可得由功能表可得L1L4的表达式为的表达式为011YYL 012YYL 013YYL 014YYL 表表9-11 例例9-9控制功能真值表控制功能真值表第第9章章 组合逻辑电路组合逻辑电路 由表达式画出逻辑图如图由表达式画出逻辑图如图9-17所示。所示。图图9-17 例例9-9逻辑图逻辑图第第9章章 组合逻辑电路组合逻辑电路1.什么是译码什么是译码 译码是指将输入的二进制代码译成对应的输出高、低译码是指将输入的二进制代码译成对应的输出高、低电平信号或另外一个代码的过程。能够实现译码功能的电电平信号或另外一个代码的
42、过程。能够实现译码功能的电路叫作路叫作译码器译码器。译码是编码的逆过程。译码是编码的逆过程。编码器是将编码器是将N个输入信号用个输入信号用n变量的不同二进制组合表变量的不同二进制组合表示出来，而译码器则是将示出来，而译码器则是将n变量的不同二进制组合所表示变量的不同二进制组合所表示的状态一一反映出来。若译码器有的状态一一反映出来。若译码器有n个输入信号，个输入信号，N个输出个输出信号，则应有信号，则应有N2n。当。当N=2n时，称为时，称为全译码器全译码器，也叫，也叫二进制译码器二进制译码器；当；当N2n时，称为部分译码器。时，称为部分译码器。常用的译码器有二进制译码器、十进制译码器和显示常用
43、的译码器有二进制译码器、十进制译码器和显示译码器。译码器。9.2.2 译码器译码器第第9章章 组合逻辑电路组合逻辑电路2.二进制译码器二进制译码器 图图9-18是二进制译码器的框图。图中是二进制译码器的框图。图中A1An是是n个输入信号，组成个输入信号，组成n位二进制代码，位二进制代码，An是代码的最是代码的最高位，高位，A1是代码的最低位，代码可能是原码，也可是代码的最低位，代码可能是原码，也可能是反码，若为反码，则能是反码，若为反码，则“A”字母上面要带反号；字母上面要带反号；Y1Y2n是输出信号，可能是高电平有效，也可能是是输出信号，可能是高电平有效，也可能是低电平有效，若为低电平有效，
44、则低电平有效，若为低电平有效，则“Y”字母上要带字母上要带反号。反号。图图9-18 二进制译码器框图二进制译码器框图 第第9章章 组合逻辑电路组合逻辑电路 图图9-19是集成是集成3/8线译码器线译码器74LS138的逻辑图和引脚的逻辑图和引脚排列图，其中排列图，其中S1、是是使能端使能端，只有当，只有当S1=1且且 =0时，译码器才工作，否则，译码器处于非工作状态。时，译码器才工作，否则，译码器处于非工作状态。2S3S2S3S图图9-19 3-8线译码线译码器器74LS138第第9章章 组合逻辑电路组合逻辑电路 表表9-12示出了示出了74LS138的真值表。真输入信号为原码，的真值表。真输
45、入信号为原码，A2是最高位；输出为低电平有效，译码过程中，根据是最高位；输出为低电平有效，译码过程中，根据A2A1A0的取值组合，的取值组合，中的某一个输出为低电平，且中的某一个输出为低电平，且 （i=0，1，2，7），），mi为最小项。这一特点是全译码器所为最小项。这一特点是全译码器所共有的。据此，我们可以用集成译码器实现组合逻辑函数。共有的。据此，我们可以用集成译码器实现组合逻辑函数。0Y7YiimY 表表9-12 74LS138的功能表的功能表第第9章章 组合逻辑电路组合逻辑电路 【例例9-10】用集成译码器并辅以适当门电路实现下列组用集成译码器并辅以适当门电路实现下列组合逻辑函数：合逻
46、辑函数：解：解：要实现的是一个要实现的是一个3变量的逻辑函数，因此应选用变量的逻辑函数，因此应选用3/8线译码器，用线译码器，用74LS138。将所给表达式化成最小项表达式，进而转换成与非将所给表达式化成最小项表达式，进而转换成与非-与非式与非式CBABBAYACBACBABBAYABCCABCBACB76510mmmmm7651076510YYYYYmmmmm第第9章章 组合逻辑电路组合逻辑电路 （5）由表达式可知，需外接与非门作为辅助门，画出逻）由表达式可知，需外接与非门作为辅助门，画出逻辑图如图辑图如图9-20所示。所示。图图9-20 例例9-10逻辑图逻辑图 第第9章章 组合逻辑电路组
47、合逻辑电路 【例【例9-11】设设X、Z均为均为3位二进制数，位二进制数，X为输入，为输入，Z为为输出，要求二者之间有下述关系：当输出，要求二者之间有下述关系：当3X6时，时，Z=X+1；X3时，时，Z=0；X6时，时，Z=3。试用一片。试用一片3-8线译码器和线译码器和适当门电路构成实现上述要求的逻辑电路。适当门电路构成实现上述要求的逻辑电路。解：（解：（1）按题意列出真值表，如表）按题意列出真值表，如表9-13所示。所示。第第9章章 组合逻辑电路组合逻辑电路（2）由真值表写出输出变量）由真值表写出输出变量Z的表达式并化成最小项之和形的表达式并化成最小项之和形式为式为221021021021
48、0ZX X XX XXX X XX X X3456mmmm1210210210ZX X XX X XX X X567mmm0210210210ZX XXX X XX X X467mmm第第9章章 组合逻辑电路组合逻辑电路（3）确定译码器输入端的逻辑变量，可令）确定译码器输入端的逻辑变量，可令A2A1A0=X2X1X0。（4）写出译码器输出信号逻辑表达式，即。）写出译码器输出信号逻辑表达式，即。（5）把）把Z2、Z1、Z0的最小项之和形式与译码器输出信号逻的最小项之和形式与译码器输出信号逻辑表达式进行比较可得辑表达式进行比较可得23456Zmmmm34563456mmmmY YY Y1567Zm
49、mm567567mmmYYY0467Zmmm467467mmmYYY第第9章章 组合逻辑电路组合逻辑电路（6）画出逻辑图如图）画出逻辑图如图9-21所示。所示。图图9-21 例例9-11逻辑图逻辑图 第第9章章 组合逻辑电路组合逻辑电路 【例【例9-12】试用两片3/8线译码器74LS138构成4/16线译码器。解：解：级联图如右图所示。其中D3D2D1D0为4位代码输入端，D3是最高位，当D3=0时，译码器（）工作，D3=1时，译码器（）工作。因此，可用D3作为选通信号，分别控制两个译码器轮流工作。图图9-22 例例9-12逻辑图逻辑图 第第9章章 组合逻辑电路组合逻辑电路图图9-23 5片
50、片74LS138级联扩展成级联扩展成5-32线译码器的连线图线译码器的连线图 第第9章章 组合逻辑电路组合逻辑电路3.十进制译码器十进制译码器 将将8421BCD码翻译成码翻译成10个对应的十进制数码的电路称个对应的十进制数码的电路称为十进制译码器，也叫二为十进制译码器，也叫二-十进制译码器，它属于十进制译码器，它属于4/10线译线译码器。码器。图图3-25示出了集成示出了集成4/10线译码器线译码器74LS42的引脚排列的引脚排列图。它的输入为图。它的输入为4位二进制代码位二进制代码A3A2A1A0，A3为最高位，为最高位，A0为最低位，并且是原码输入；输出信号是为最低位，并且是原码输入；输
