《数字电子技术基础》ch52.ppt

1、数字电子技术基础ch52三、三、计数器的分类计数器的分类按数制分：按数制分：二进制计数器二进制计数器十进制计数器十进制计数器N 进制进制(任意进制任意进制)计数器计数器按计数按计数方式分：方式分：加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器（Up-Down Counter）按时钟按时钟控制分：控制分：同步计数器同步计数器（Synchronous ）异步计数器异步计数器（Asynchronous ）按开关按开关元件分：元件分：TTL 计数器计数器CMOS 计数器计数器计数器计数器计数容量计数容量、长度长度或或模模的概念（的概念（P300）计数器能够记忆输入脉冲的数目，即电路的计数

2、器能够记忆输入脉冲的数目，即电路的有效状态数有效状态数。3 位二进制同步加法计数器：位二进制同步加法计数器：823 M00001111/14 位二进制同步加法计数器：位二进制同步加法计数器：000111/11624 Mn 位二进制同步加法计数器：位二进制同步加法计数器：nM2(一一)二进制同步加法计数器二进制同步加法计数器FF2、FF1、FF0Q2、Q1、Q0设计方法一：设计方法一：按前述设计步骤进行按前述设计步骤进行（P285 288）设计方法二：设计方法二：按计数规律进行级联按计数规律进行级联 CPQ2Q1Q0C0123456780 0 00 0 10 1 00 1 11 0 01 0 1

3、1 1 01 1 10 0 0000000010C=Q2n Q1n Q0n Carry向高位的进位向高位的进位来一个来一个CP翻转一次翻转一次J0=K0=1当当Q0=1，CP到来即翻转到来即翻转J1=K1=Q0n当当Q1Q0=1，CP到来即翻转到来即翻转J2=K2=Q1nQ0n=T0=T1 =T2n 位二进制位二进制同步加法同步加法计数器计数器级联级联规律：规律：1-00121 ijnjnnniniiQQQQQTJ0=K0=1J1=K1=Q0nJ2=K2=Q1nQ0nCP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2串行进位串行进位触发器触发器负载均匀负载

4、均匀CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2并行进位并行进位低位触发低位触发器负载重器负载重 如何用如何用T触发器来构成二进制同触发器来构成二进制同步加法计数器？步加法计数器？B=Q2n Q1n Q0nBorrow若用若用T 触发器：触发器：(二二)二进制同步减法计数器二进制同步减法计数器CP Q2Q1Q0B012345670 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000012FF FF FF、012 QQQ、向高位发出的借位信号向高位发出的借位信号T0=1T1=Q0nT2=Q1n Q0n级联规律：

5、级联规律：1-00121 ijnjnnniniiQQQQQTCP1J1KC1FF011J1KC1FF11J1KC1FF1&BQ0Q1Q2Q0Q1Q2(三三)二进制同步可逆计数器二进制同步可逆计数器单时钟输入二进制同步可逆计数器单时钟输入二进制同步可逆计数器加加/减减控制端控制端 0/DU加计数加计数T0=1、T1=Q0n、T2=Q1nQ0n/012nnnQQQBC 1/DU减计数减计数T0=1、T1=Q0n、T2=Q1nQ0nnnnQQQBC012/CPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U/D 1&1&1&1C/B双时钟输入二进制同步可逆计数器双时

6、钟输入二进制同步可逆计数器加计数脉冲加计数脉冲减计数脉冲减计数脉冲CP0=CPU+CPD CP1=CPU Q0n+CPD Q0n CP2=CPU Q1n Q0n+CPD Q1n Q0nCPU 和和CPD 互相排斥互相排斥CPU=CP，CPD=0CPD=CP，CPU=0CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPD(四四)集成二进制同步计数器集成二进制同步计数器1.集成集成 4 位二进制同步加法计数器位二进制同步加法计数器1 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 CT

7、T LDCR CP D0 D1 D2 D3 CTP 地地引脚排列图引脚排列图逻辑功能示意图逻辑功能示意图Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR=0Q3 Q0=0000同步同步并行置数并行置数CR=1，LD=0，CP 异步异步清零清零Q3 Q0=D3 D0 1)74LS161 和和 74LS16374161的状态表的状态表 输输 入入 输输 出出 注注CR LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1

8、 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计计 数数 保保 持持 保保 持持 0清零清零置数置数CR=1,LD=1,CP，CTP=CTT=1 二进制同步加法计数二进制同步加法计数CTPCTT=0CR=1，LD=1，保持保持若若 CTT=0CO=0若若 CTT=1nnnnQQQQCO0123 74163 2)CC4520VDD 2CR 2Q32Q22Q12Q02EN2CP1CP1EN1Q0 1Q11Q21Q31CR VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9Q0 Q1 Q2 Q3EN CP CR21使能端使能端也可作也可作计数脉计数脉冲输

9、入冲输入计数脉计数脉冲输入冲输入也可作也可作使能端使能端异异步步清清零零 输输 入入 输输 出出CR EN CPQ3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 0 0 0 0 1 0 0 0 0加加 计计 数数加加 计计 数数 保保 持持 保保 持持 2.集成集成 4 位二进制同步可逆计数器位二进制同步可逆计数器1)74191（单时钟）（单时钟）Q0 Q1 Q2 Q3U/DLDCO/BOCPCTD0 D1 D2 D3RC加计数时加计数时CO/BO=Q3nQ2nQ1nQ0n并行异并行异步置数步置数减计数时减计数时CO/BO=Q3nQ2nQ1nQ0nCT=1,CO/BO=1时，时，

10、CPRC CTBOCOCPRC /1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0加加 法法 计计 数数 减减 法法 计计 数数 保保 持持 1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO C

11、O LD D2 D32)74193(双时钟双时钟)COQ0 Q1 Q2 Q3LDCPUCRD0 D1 D2 D3BOCPDCR LD CPU CPD D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1注注 1 0 0 d3 d2 d1 d0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 d3 d2 d1 d0 加加 法法 计计 数数 减减 法法 计计 数数 保保 持持异步清零异步清零异步置数异步置数BO=CO=1(一一)二进制异步加法计数器二进制异步加法计数器CPQ0Q1Q2CP0=CPCP1=Q0CP2=Q1用用JK触发器触发器(T ，J=K=1)下降沿下降沿触发

12、触发C=Q2n Q1n Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行并行进位进位若采用若采用上升沿上升沿触发的触发的 T 触发器触发器CP0=CPCP1=Q0CP2=Q1D 触发器构成的触发器构成的 T 触发器触发器 下降沿下降沿触发触发若改用若改用上升沿上升沿触发的触发的 D 触发器触发器？Q0Q1FF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0Q0Q1FF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0 D=Q二进制异步加法计数器的构成特点二进制异步加法计数器的构成特点和连接规律和连接规律 电路结构：二进制异步加

13、法计数器使用电路结构：二进制异步加法计数器使用的单元电路是的单元电路是T触发器触发器 连接规律：连接规律：高位触发器的时钟信号是低高位触发器的时钟信号是低位的输出位的输出，若选择的是，若选择的是下降沿下降沿触发的触发的T触发器，则应取触发器，则应取CPi=Qi-1；如果选用的是；如果选用的是上升沿上升沿触发的触发的T触发器，则应取触发器，则应取CPi=Qi-1(二二)二进制异步减法计数器二进制异步减法计数器CPQ2Q1Q00123456780 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0用用T 触发器触发器(J=K=1)上升沿触发上升沿触发CP0=CP

14、CP1=Q0CP2=Q1B=Q2n Q1n Q0n二进制异步计数器级间连接规律二进制异步计数器级间连接规律计数规律计数规律T 触发器的触发沿触发器的触发沿上升沿上升沿下降沿下降沿加法计数加法计数CPi=Qi-1CPi=Qi-1减法计数减法计数CPi=Qi-1CPi=Qi-11Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&1 2 3 4 5 6 714 13 12 11 10 9 8CT/LD Q2 D2 D0 Q0 CP1 地地VCC CR Q3 D3 D1 Q1 CP0Q0 Q1 Q2 Q3CRCP1D0 D1 D2 D3CP0CT/LD(三三)集

15、成二进制异步计数器集成二进制异步计数器 74197、74LS197计数计数/置数置数异步清零异步清零0 CR000030 QQ异步置数异步置数 1 CR0/LDCT 3030DDQQ 加法计数加法计数 1 CR1/LDCT二二 八八 十六进制计数十六进制计数二二-八八-十六进制计数器的实现十六进制计数器的实现M=2CPCP 0计数输出：计数输出：0QM=8CPCP 1计数输出：计数输出：1 23 QQQQ1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M=16010,QCPCPCP 计数输出：计数输出：0 1 23QQQ

16、Q其它：其它：74177、74LS177、74293、74LS293 等。等。301,QCPCPCP 1 2 30QQQQ（8421BCD 码）码）(一一)十进制同步加法计数器十进制同步加法计数器CQQQQ/012300000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/100000000Q3nQ2nQ1nQ0n00 01 11 10 10 0001 11 10CCPCPCPCPCP 3210 nnQQC03 CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q3Q1nQ0nQ

17、3nQ2n 00 01 11 100001 11 10Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 10 1 0 11 0 0 1 0 0 0 00 0 1 00 1 1 00 1 0 01 0 0 00 0 1 10 1 1 1 nnQQ010 nnnnnnQQQQQQ0101311 nnnnnnnnQQQQQQQQ021201212 nnnnnnQQQQQQ0301213 状态方程状态方程选择选择下降沿下降沿、JK 触发器触发器驱动方程驱动方程J0=K0=1,J1=Q3nQ0n,K1=Q0J2=K2=Q1nQ0nJ3=Q2nQ1nQ0n,K3=Q0n 逻辑图逻辑图检查能否自启

18、动检查能否自启动将无效状态将无效状态1010 1111代入状态方程：代入状态方程：1010 1011 01001110 1111 10001100 1101 0100能自启动能自启动nnQQC03(二二)十进制同步减法计数器十进制同步减法计数器00001001/11000/00111/00110/00101/00100/0001100100001/0/0/0/0(略略)(三三)十进制同步可逆计数器十进制同步可逆计数器(略略)(四四)集成十进制同步计数器集成十进制同步计数器74160、741621 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q

19、2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地(引脚排列与引脚排列与74161相同相同)0 CR(74162 同步清零同步清零)1 CR0 LD CP1 LDCR1PT CTCTnnQQCO03 nnQQCTCO03T 0PT CTCT1T CT进位信号保持进位信号保持0T CT进位输出低电平进位输出低电平1.集成十进制同步加法计数器集成十进制同步加法计数器2.集成十进制同步可逆计数器集成十进制同步可逆计数器(1)74190 (单时钟，引脚与单时钟，引脚与74191相同相同)0 LD 3030DDQQ 1 LD0 CT 0/DU加法计数加法计数1/DU减法计数减法计数n

20、nQQBOCO03/nnnnQQQQBOCO0123 /1 LD1 CT1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3(2)74192(双时钟，引脚与双时钟，引脚与74193相同相同)1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D31 CR0 LD 3030DDQQ 0 CR1 LD0 CR1 DUCP,CP加法计数加法计数1 UDCP,CPn

21、nUQQCPCO03 减法计数减法计数nnnnDQQQQCPBO0123 1 LD0 CR 1 DUCPCP1 2 3 4 5 6 714 13 12 11 10 9 8S9A S9B Q2 Q1 地地VCC R0B R0A CP1 CP0Q0 Q3(三三)集成十进制异步计数器集成十进制异步计数器S9A S9BQ0 Q1 Q2 Q3R0B R0AM1=2M1=5CP0CP11 1 0 0 0 0 1 11 0 0 1M=2CPCP 00QM=5CPCP 11 23 QQQM=10CP010,QCPCPCP 01 23 QQQQ301,QCPCPCP 1 230QQQQCPCPCP方法方法用触发

22、器和门电路设计用触发器和门电路设计用集成计数器构成用集成计数器构成)102(4 MM或或清零端清零端置数端置数端(同步、异步同步、异步)异步异步清零清零六六进制进制计数器计数器 例例 利用利用EWB观察同步和异步归零的区别。观察同步和异步归零的区别。方法方法用触发器和门电路设计用触发器和门电路设计用集成计数器构成用集成计数器构成)102(4 MM或或清零端清零端置数端置数端(同步、异步同步、异步)同步置数同步置数七七进制进制计数器计数器 例例 利用利用EWB观察同步和异步归零的区别。观察同步和异步归零的区别。一、利用同步清零或置数端归零获得一、利用同步清零或置数端归零获得 N 进制计数进制计数

23、当当 M 进制计数到进制计数到 SN 1 后使计数回到后使计数回到 S0 状态状态2.求归零逻辑表达式；求归零逻辑表达式；1.写出状态写出状态 SN 1 的二进制代码；的二进制代码；3.画连线图。画连线图。例例5.2.1 用用4位二进制计数器位二进制计数器 74163 构成构成十二进制十二进制计数器。计数器。解：解：1.013QQQCR 111SSN 013QQQLD 或或=10112.归零表达式：归零表达式：3.连线图连线图Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR1&同步清零同步清零同步置零同步置零二、利用异步清零或置数端归零获得二、利用异步清零或置数端归零获

24、得 N 进制计数进制计数 当计数到当计数到 SN 时，立即产生清零或置数信号，时，立即产生清零或置数信号，使返回使返回 S0 状态。状态。（瞬间即逝）（瞬间即逝）1.写出状态写出状态 SN 的二进制代码；的二进制代码；2.求归零逻辑表达式；求归零逻辑表达式；3.画连线图。画连线图。例例5.2.2 用二用二-八八-十六进制异步计数器十六进制异步计数器74197构成十二进制计数构成十二进制计数器。器。110012 S23QQCR 23QQLD 或或Q0 Q1 Q2 Q3CP0D0 D1 D2 D3CRCP1LDCT/&状态状态S12的作用：的作用：产生归零信号产生归零信号异步清零异步清零异步置零异

25、步置零(一一)归零法存在的问题和解决办法归零法存在的问题和解决办法 各触发器的动态特性和带负载情况不尽相同，且有各触发器的动态特性和带负载情况不尽相同，且有随机干扰信号，造成有的触发器已归零，有的不能归零。随机干扰信号，造成有的触发器已归零，有的不能归零。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR11&1 1 001一种一种提高提高归零归零可靠可靠性的性的方法方法&QQSR计到计到 S12=1100 前：前：1,00,1 QQCPRS10101计到计到 S12=1100时时()：0110 Q,QCPR,S1 1010001CP=0 之后：之后：01101001 Q

26、,QCPR,S0有足够的时间归零有足够的时间归零三、提高归零可靠性和计数容量的扩展三、提高归零可靠性和计数容量的扩展思路：思路：用用 RS 触发器暂存清零信号，触发器暂存清零信号，保证有足够的归零时间。保证有足够的归零时间。(二二)计数容量的扩展计数容量的扩展1.集成计数器的级联集成计数器的级联 Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16=256 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1

27、Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q31 2 4 810 20 40 8010 10=1002.利用级联获得大容量利用级联获得大容量 N 进制计数器进制计数器1)级联级联 N1 和和 N2 进制计数器，容量扩展为进制计数器，容量扩展为 N1 N2N1进制进制计数器计数器N2进制进制计数器计数器CP进位进位CCP 例例 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3N1=10N2=6个位芯片应逢十进一

28、个位芯片应逢十进一2)用用归零法归零法或或置数法置数法获得大容量的获得大容量的 N 进制计数器进制计数器 例例 试分别用试分别用 74161 和和 74162 接成六十进制计数器。接成六十进制计数器。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO0用用 产生产生信号：信号：)111100(60 SSN用用 产生产生信号：信号：)111011(591 SSN&11&先用两片先用两片74161构成构成 256 进制计数器进制计数器74162 。

29、再用归零法将再用归零法将M=100改为改为N=60进制计数器，进制计数器，即用即用SN1产生产生同步同步清零、置数信号。清零、置数信号。BCD591 1001 0101）（SSN先用两片先用两片74162构成构成 10 10 进制计数器，进制计数器，Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO011&111.清零清零(或置数或置数)端计数终值为端计数终值为 清零清零(或置数或置数)端计数终值为端计数终值为 2.用集成用集成 计数器扩展容量后，计数器扩展容量后，终值终值 SN(或或 SN1)是是；用集成用集成计数器扩展容量后，计数器扩展容量后，终值终值 SN(或或SN1)的代码由个位、十位、的代码由个位、十位、百位的百位的对应的对应的 构成。构成。注意注意