1、4.3.1 简单电路的设计简单电路的设计1.逻辑抽象逻辑抽象分析因果关系，确定输入分析因果关系，确定输入/输出变量输出变量定义逻辑状态的含意（赋值）定义逻辑状态的含意（赋值）列出真值表列出真值表2.从真值表写出逻辑函数式从真值表写出逻辑函数式3.选定器件的类型选定器件的类型4.根据所选器件，化简或变换逻辑函数式：根据所选器件，化简或变换逻辑函数式：若用若用SSI的门电路，则要求将逻辑式化为的门电路，则要求将逻辑式化为最简式最简式若用若用MSI组合逻辑电路，则要求将逻辑式变换成所用器件的组合逻辑电路，则要求将逻辑式变换成所用器件的逻辑式逻辑式相似相似的形式。的形式。若用若用PLD，则可以通过在计
2、算机上运行，则可以通过在计算机上运行EDA软件自动完成。软件自动完成。5.画出逻辑电路图画出逻辑电路图4.3 组合逻辑电路的设计方法组合逻辑电路的设计方法例：设计一个三人表决逻辑电路，规定必须有两人例：设计一个三人表决逻辑电路，规定必须有两人以上同意，方案方可通过。以上同意，方案方可通过。1.逻辑抽象逻辑抽象 三人态度为三人态度为A、B、C，且，且1状态状态代表同意，代表同意，0状态代表不同意。状态代表不同意。表决结果以表决结果以Z表示，且表示，且1为提案通为提案通过，过，0为未通过。为未通过。输入变量输入变量输出输出ABCZ00000010010001111000101111011111AB
3、CCABCBABCAZ 2.写出逻辑表达式写出逻辑表达式BCACABZ )()()()(BCACABBCACABZABCCABCBABCAZ 至至与与非非门门即即可可。接接、，并并将将、按按照照上上式式，只只需需765301276537653)(mmmmCABAAAmmmmmmmmABCCABCBABCAZ ABCCABCBABCAZ 采用中规模集成的常用组合逻辑电路设计采用中规模集成的常用组合逻辑电路设计3 30 01 12 20 01 11 10 01 10 00 01 1）D）DA A（A（A）D）DA A（A（A）D）DA AA A（）D）DA AA A(Y Y1），1），正常工作状态
4、下（S正常工作状态下（S1即可。1即可。C、DC、DC、DC、DD D0、0、两式对照，则得到D两式对照，则得到D1 1(AB)(AB)C C)B B(A(AC CB)B)A A(0 0)B BA A(C)C)C CAB(AB(C CB BA ABCBCA AZ ZB：B：A、AA、A令A令A3 32 21 10 00 01 14.3.2 复杂电路的设计复杂电路的设计采用层次化的设计方法采用层次化的设计方法1.将整个逻辑电路划分成若干个比较大的顶级模块。将整个逻辑电路划分成若干个比较大的顶级模块。2.再将其逐级划分成更小的模块，直到划分为能够实现的、再将其逐级划分成更小的模块，直到划分为能够实
5、现的、规模较小的底层模块电路为止。规模较小的底层模块电路为止。实现方式实现方式1.自顶向下：从获得自顶向下：从获得最佳电路性能最佳电路性能出发进行模块的划分和出发进行模块的划分和设计，并不考虑这些模块是否已经存在。设计，并不考虑这些模块是否已经存在。2.自底向上：力图将电路划分成已经有的电路模块（自底向上：力图将电路划分成已经有的电路模块（标准标准集成器件集成器件）。）。例：要求为某旅店设计一个客房服务呼叫系统。已知该旅店有例：要求为某旅店设计一个客房服务呼叫系统。已知该旅店有19号共号共9个房间。每间内设置有一个呼叫开关，分别为个房间。每间内设置有一个呼叫开关，分别为K1K9。当当1号房间的
6、呼叫开关号房间的呼叫开关K1合上时，无论其他房间里的呼叫开关合上时，无论其他房间里的呼叫开关K2K9是否合上，服务员值班室的数码管显示器应显示数字是否合上，服务员值班室的数码管显示器应显示数字1。当当K1没有合上而没有合上而K2合上时，无论合上时，无论K3K9是否合上，数码显示是否合上，数码显示器应显示数字器应显示数字2。依此类推，只有当。依此类推，只有当K1K8全未合上而全未合上而K9合上合上时，才显示数字时，才显示数字9。客房服务呼叫系统客房服务呼叫系统代码转换电路代码转换电路数字显示电路数字显示电路10线线-4线优先编码器线优先编码器七段显示译码器七段显示译码器驱动电路驱动电路七段数码显
7、示器七段数码显示器K1K9解：解：1112123134152637485910Q09Q17Q26Q314U174LS147A5QA11B1QB10C2QC9D4QD8BI3QE6QF13QG12U374LS4923456781RP1300K1SW-SPSTK2SW-SPSTK3SW-SPSTK4SW-SPSTK5SW-SPSTK6SW-SPSTK8SW-SPSTK9SW-SPSTK7SW-SPST12U2:A74LS0434U2:B74LS0456U2:C74LS041312U2:D74LS0412456U4:A74LS20121312U5:A74LS10123U6:A74LS00456U6:
8、B74LS001098U6:C74LS003456U5:B74LS10910118U5:C74LS10121312U7:A74LS10131211U6:D74LS00123U8:A74LS003456U7:B74LS10优先编码器优先编码器代码转换电路代码转换电路七段七段译码译码器器显示显示驱动驱动电路电路数码数码显示显示电路电路4.4 组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象一、什么是一、什么是“竞争竞争”两个输入信号两个输入信号“同时向相反同时向相反的逻辑电平变化的逻辑电平变化”，称存在，称存在“竞争竞争”二、只要存在输入信号的竞争，就有二、只要存在输入信号的竞争，就有可能
9、可能产生输出尖产生输出尖峰脉冲噪声的危险，这种现象称为峰脉冲噪声的危险，这种现象称为“竞争冒险竞争冒险”现象。现象。A A型型(1型型)冒险冒险A+A型型(0型型)冒险冒险消除竞争冒险现象的方法消除竞争冒险现象的方法一、在输出端与地之间并联滤波电容一、在输出端与地之间并联滤波电容 缺点：增加了门电路的传输延迟时间，并使输出电压波形的缺点：增加了门电路的传输延迟时间，并使输出电压波形的边沿变缓。边沿变缓。二、引入选通信号二、引入选通信号 将选通信号的有效作用时间选在输入信号变化结束后，将选通信号的有效作用时间选在输入信号变化结束后，S=1期间的输出信号不会出现尖峰。期间的输出信号不会出现尖峰。如
10、如 Y=AB+AC 在在 B=C=1的条件下，的条件下，Y=A+A ，可能将有负向尖峰脉冲出现。，可能将有负向尖峰脉冲出现。三、修改逻辑设计三、修改逻辑设计若将原逻辑关系若将原逻辑关系 改为改为 Y=AB+AC+BC则可在则可在B=C=1时，使时，使Y=A+A+1=1，确保没有负向尖峰脉冲出现，确保没有负向尖峰脉冲出现，消除了原逻辑设计中的竞争消除了原逻辑设计中的竞争 冒险。冒险。形式为形式为Y=AA的可能将出现的可能将出现正向正向尖峰脉冲；尖峰脉冲；形式为形式为Y=A+A的可能将出现的可能将出现负向负向尖峰脉冲。尖峰脉冲。只要逻辑函数在一定的条件下能化成只要逻辑函数在一定的条件下能化成Y=A
11、A 或或 Y=A+A 的形式，则可判定其电路有竞争的形式，则可判定其电路有竞争冒险的可能冒险的可能。重点难点重点难点重点：重点：组合逻辑电路的概念组合逻辑电路的概念 组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法常用组合电路模块的功能及应用常用组合电路模块的功能及应用 组合电路的竞争组合电路的竞争-冒险的判断冒险的判断难点：难点：灵活运用常用组合电路模块进行电路设计灵活运用常用组合电路模块进行电路设计第第5章章 触发器触发器1.1.由或非门组成的由或非门组成的SR锁存器锁存器电路有两个互补的输出端电路有两个互补的输出端Q端的状态定义为电路输出状态端的状态定义为电路输出状态“0”态：态
12、：Q=0、Q=1“1”态：态：Q=1、Q=0R、S输入信号为输入信号为高高电平有效电平有效R端称为复位端或清零（端称为复位端或清零（0）端）端S端称为置位（端称为置位（1）端）端5.1 SR锁存器锁存器1)工作原理工作原理R=0、S=0状态不变状态不变0 00 0若初态若初态 Q=11 10 01 1若初态若初态 Q=00 01 10 00 00 0现现态：态：输入输入信号作用信号作用前前Q端的状态，端的状态，现态现态用用Q 表示。表示。次次态：态：输入输入信号作用信号作用后后Q端的状态，端的状态，次态次态用用Q*表示。表示。0 01 1无论初态无论初态Q为为0或或1，锁存器的次态为，锁存器的
13、次态为1态。态。信号消失后信号消失后新的状态将被记忆下来。新的状态将被记忆下来。0 01 1若若初态初态 Q=11 10 01 1若初态若初态 Q=00 01 10 00 01 10 0R=0、S=1置置11 1无论初态无论初态Q 为为0或或1，锁存器的次态为，锁存器的次态为0态。态。信号消失后信号消失后新的状态将被记忆下来。新的状态将被记忆下来。1 10 0若若初态初态 Q=00 01 10 0若初态若初态 Q=11 10 00 00 00 01 1R=1、S=0置置01 11 11 10 00 0S=1、R=1无论初态无论初态Q 为为0或或1，触发器的次态，触发器的次态Q*和和Q*都为都为
14、0 。状态不确定状态不确定当当S、R 同时同时回到回到0时，由于两个或非时，由于两个或非门的延迟时间无法确定，使得触发器门的延迟时间无法确定，使得触发器最终最终稳定状态稳定状态也不能确定。也不能确定。触发器的输出既不是触发器的输出既不是0态，也不是态，也不是1态态由或非门组成的由或非门组成的SR锁存器的特性表锁存器的特性表:SRQ（现态）（现态）Q*（次态）（次态）0000001101000110100110111100#1110#特性方程：特性方程：Q*=S+RQ（约束条件（约束条件:SR=0）功能功能保持保持置置0置置1不定不定3）工作波形工作波形（设初态为（设初态为0）QQ提问：锁存器的特点及逻辑功能的描述方法？提问：锁存器的特点及逻辑功能的描述方法？RS00010010111101小小 结结掌握组合逻辑电路的设计方法。掌握组合逻辑电路的设计方法。作作 业业作业：作业：P151 5.1掌握或非门组成的掌握或非门组成的SRSR锁存器的工作原理。锁存器的工作原理。
