1、 第第5章章 时序逻辑电路时序逻辑电路5.1 概述概述 时序逻辑电路任一时刻的输出状态不仅取决于此刻电路的输入信号，而且还与电路先前的输出状态有关。图图5-1 时序逻辑电路的结构框图时序逻辑电路的结构框图),(1nQXFZ),(2nQXFY),(31nnQYFQ （5-1）（5-2）特点：（1）时序电路用组合电路和存储电路（即锁存器、触发器）组成；（2）时序电路中存在着反馈，时序电路的输出状态由输入信号和原先的输出状态共同决定。5.2 时序逻辑电路的分析方法时序逻辑电路的分析方法5.2.1 分析时序逻辑电路的大致步骤分析时序逻辑电路的大致步骤分析步骤如下：（1）写时钟方程、驱动方程及输出方程；
2、（2）求电路的状态方程。（3）列出状态转换表，并检查自启动，画状态转换图或时序图。（4）表述逻辑功能。5.2.2 寄存器和移位寄存器寄存器和移位寄存器1.寄存器概述寄存器概述2.寄存器分析（寄存器分析（CT74LS175）（1）寄存器的功能寄存器的功能 暂存数码的逻辑部件被称为寄存器。（2）寄存器的构成寄存器的构成 门控D锁存器、边沿D触发器都可以构成寄存器。（3）移位寄存器移位寄存器 移位寄存器除具有寄存数码的功能外，还具备移位的功能。图图5-2 CT74LS175 4位位TTL集成寄存器集成寄存器表表5-1 CT74LS175功能表功能表3.移位寄存器分析移位寄存器分析（1）单向移位寄存器
3、单向移位寄存器CC4015 功能：1）异步清零 只要CR1，则4个D触发器全部清零。2）右移工作状态 当CR0时，在时钟脉冲CP的作用下，寄存器处于“右移”工作状态。3）保持 当CR0时，CP处于下降沿或者CP1或者CP0，移位寄存器保持原态不变。图图5-3 CC4015 CMOS单向移位寄存器单向移位寄存器表表5-2（1/2）CC4015状态转换（移位）表状态转换（移位）表表表5-3 （1/2）CC4015的功能表的功能表（2）双向移位寄存器双向移位寄存器（CT74LS194）2）将驱动方程代入D触发器的特性方程，得到状态方程1）写出该移位寄存器的时钟方程、驱动方程如下 CP0CP1CP2C
4、P3CP；nnSRQMMQMMDMMDMMD001101001010nnnQMMQMMDMMQMMD1012011010011nnnQMMQMMDMMQMMD2013012011012nSLnQMMDMMDMMQMMD301013012013 nnSRnQMMQMMDMMDMMQ0011010010110nnnnQMMQMMDMMQMMQ10120110100111nnnnQMMQMMDMMQMMQ20130120110112nSLnnQMMDMMDMMQMMQ3010130120113 （CP）（CP）（CP）（CP）3）列功能表表表5-4 CT74LS194双向移位寄存器的功能表双向移位寄
5、存器的功能表5.2.3 计数器计数器1.计数器概述计数器概述（1）计数器的功能计数器的功能 功能是累计时钟脉冲CP的个数。（2）计数器构成及其表示计数值之法计数器构成及其表示计数值之法 由记忆元件锁存器、触发器并附加必要门电路。（3）计数器分类计数器分类n 同步计数器和异步计数器；n 加法（递增）计数器和减法（递减）计数器；n 按照计数进位制的不同，计数器还分为二进制计数器、十进制计数器、任意进制计数器。2.同步计数器的分析同步计数器的分析（1）同步二进制加法计数器同步二进制加法计数器图图5-6 同步二进制加法计数器的逻辑电路同步二进制加法计数器的逻辑电路1）时钟方程 CP0CP1CP2CP3
6、CP；nQT01nnQQT012nnnQQQT0123驱动方程输出方程 nnnnQQQQC01232）状态方程 nnnQQTQ00010nnnnQQQTQ101111nnnnnQQQQTQ2012212)(nnnnnnQQQQQTQ30123313)(4）分析结果 Q0、Q1、Q2和Q3端输出脉冲的频率依次为f0、f0、f0和f0。计数器的此功能称为分频功能分频功能，所以称为模模2n计计数器数器，最后一级触发器输出信号频率降为CP频率的1/2n。表表5-5 同步同步4位二进制加法计数器的状态转换表位二进制加法计数器的状态转换表 图图5-8 4位同步二进制加法计数器的时序图位同步二进制加法计数器
7、的时序图图图5-7 同步同步4位二进制加法计数器状态转换图位二进制加法计数器状态转换图（2）同步十进制加法计数器同步十进制加法计数器1）用触发器和门电路构成图图5-9 同步十进制加法计数器逻辑电路图同步十进制加法计数器逻辑电路图 根据逻辑电路写出时钟方程 CP0CP1CP2CP3CP（同步）；驱动方程nnQQT031nnQQT012nnnnnQQQQQT030123T01，输出方程nnQQC03 求出电路的状态方程 电路的状态方程为 列出状态转换表nnQQ010（CP）nnnnQQQQ10311)(nnnnQQQQ20112)(nnnnnnnQQQQQQQ30301213)(（CP）（CP）（
8、CP）表表5-6 同步十进制加法计数器的状态转换表同步十进制加法计数器的状态转换表 用n个触发器有2n个状态，使用的状态称为有效状态有效状态，未使用的状态称为无效状无效状态态。有效循环有效循环，无效循环无效循环。进入无效状态后，在CP作用下能返回有效状态为能自启动能自启动的电路的电路，否则不能自不能自启动启动。图图5-11 同步十进制加法计数器的时序图同步十进制加法计数器的时序图图图5-10 同步十进制加法计数器的状态转换图同步十进制加法计数器的状态转换图2）MSI同步十进制加法计数器CT74LS160图图5-12 CT74LS160 MSI同步十进制加法计数器同步十进制加法计数器表表5-7
9、CT74LS160 MSI同步十进制加法计数器的功能表同步十进制加法计数器的功能表 例例5-1 分析图5-13a所示的计数器电路，列状态转换表，画状态转换图，并说明逻辑功能。解：解：（1）列写出时钟方程 驱动方程：（2）状态方程如下：CP0CP1CP2CP3CP（同步）；T01 nnnnQQQQT12301nnnnnQQQQQT123012nnnQQQT0123nnQQ010nnnnnnQQQQQQ1123011nnnnnnnQQQQQQQ21230112nnnnnQQQQQ301213（3）画出状态图表表5-8 例例5-1同步十进制减法计数器的状态转换表同步十进制减法计数器的状态转换表（4）
10、功能：是一种同步十进制减法计数器。具有自启动能力。表表5-9 CT74LSl90 MSI同步十进制加同步十进制加/减法可逆计数器功能表减法可逆计数器功能表3.异步计数器的分析异步计数器的分析（1）异步二进制计数器异步二进制计数器图图5-15 异步二进制计数器的逻辑电路图异步二进制计数器的逻辑电路图1）列写时钟方程 CP0CP，（异步）驱动方程 T01，T11，T21；nQCP01nQCP122）写出状态方程 nnQQ010nnQQ111nnQQ212（CP）（nQ0）（nQ1）状态方程 3）列出状态转换表 表表5-10 异步二进制计数器状态转换表异步二进制计数器状态转换表4）画出计数器的时序图
11、（2）异步十进制计数器异步十进制计数器1）用触发器和门电路构成异步十进制计数器用触发器和门电路构成异步十进制计数器图图5-17 异步十进制计数器逻辑电路异步十进制计数器逻辑电路时钟方程 CPCP 0nQCP01nQCP12nQCP03驱动方程 nQJ31J0K01，K11，J2K21，K31nnQQJ123 列出状态转换表 表表5-11 异步十进制加法计数器状态转换表异步十进制加法计数器状态转换表 说明分析结果 图图5-18 异步十进制计数器的时序图异步十进制计数器的时序图2）MSI异步二异步二-五五-十进制计数器十进制计数器CT74LS290若以 为计数输入端、Q0为输出端，就得到1位二进制
12、计数器；若以为 输入端、Q3Q2Q1为输出端，便得五进制计数器。若将与Q0相连，同时以为 输入端，则构成8421BCD码十进制计数器；若将Q3与相连，计数脉冲从 输入，则构成5421BCD码十进制计数器。1CP0CP0CP1CP表表5-12 CT74LS290的两种计数状态表的两种计数状态表 功能：异步置0 当1且0时，不需要CP配合，使所有触发器全部清零。异步置9 当1且0时，不需要CP配合，使Q3Q2Q1Q0置为1001。计数 当0且0，在或下降沿作用下，呈现计数状态。图图5-19 CT74LS290异步二异步二-五五-十进制计数器十进制计数器图图5-19 CT74LS290异步二异步二-
13、五五-十进制计数器十进制计数器4.移位寄存型计数器移位寄存型计数器（1）基本环形计数器基本环形计数器 初始状态为Q3Q2Q1Q00001（通过各个D触发器的直接置0端d、直接置1端d置入。图图5-20 4位环形计数器的逻辑电路位环形计数器的逻辑电路图图5-22 能自启动的能自启动的4位环形计数器位环形计数器图图5-21 4位环形计数器的状态转换图位环形计数器的状态转换图a）有效循环）有效循环 b）c）d）e）f）无效循环）无效循环（2）扭环形计数器扭环形计数器 又称之为约翰逊计数器（Johnson Counter）。图图5-23 扭环形计数器逻辑电路扭环形计数器逻辑电路状态增加一倍，但也不能自
14、启动。图图5-25 具有自启动能力的扭环形计数器具有自启动能力的扭环形计数器*5.顺序脉冲发生器顺序脉冲发生器图图5-26 用基本环形计数器构成的顺序脉冲发生器用基本环形计数器构成的顺序脉冲发生器图图5-27 用计数器和译码器组成的顺序脉冲发生器用计数器和译码器组成的顺序脉冲发生器例例5-2 序列数字信号发生器序列数字信号发生器 产生一个产生一个8位序列信号位序列信号00010111（顺序为从左至右依次产生），则用一个（顺序为从左至右依次产生），则用一个改接的改接的8进制计数器和一个进制计数器和一个8选选1数据选择器数据选择器CT74LS151组成，试分析其工作原理。组成，试分析其工作原理。图
15、图5-28 用计数器和数据选择器构成序列数字信号发生器用计数器和数据选择器构成序列数字信号发生器表表5-13 图图5-28所示电路的状态转换表所示电路的状态转换表 5.3 时序逻辑电路设计时序逻辑电路设计5.3.1 3种设计方法种设计方法（1）经典设计法经典设计法 要求采用尽可能少的、标准的SSI触发器和门电路。（2）MSI芯片改接法芯片改接法 采用标准的MSI寄存器或计数器芯片，配以触发器和门电路。（3）LSI芯片设计法芯片设计法 采用FPGA和CPLD进行设计。5.3.2 一般同步时序逻辑电路的设计方法一般同步时序逻辑电路的设计方法1.设计同步时序电路的大致步骤设计同步时序电路的大致步骤（
16、1）建立原始状态图或状态转换表建立原始状态图或状态转换表 （2）状态化简状态化简（3）状态分配状态分配 2n-1N2n （4）选定触发器选定触发器，求出输出和驱动方程求出输出和驱动方程 （5）检查自启动能力检查自启动能力 （6）画出逻辑图画出逻辑图2.设计举例设计举例例例5-3 用CMOS双边沿JK触发器74LVC112A设计一个同步模6递增计数器。解解：（1）画状态转换图画状态转换图 表表5-14 例例5-3的状态转换表的状态转换表图图5-30 例例5-3经状态编码后的状态转换图经状态编码后的状态转换图（2）状态分配）状态分配图图5-29 例例5-3的原始状态图的原始状态图（3）求输出方程和
17、次态方程nnnnnnnnnnnnnnQQQQQQQQQQQQQQ01010102112020112nnQQC021 11 1000102102012,KJQKQQJQKQQJnnnnnn驱动方程驱动方程（4）检查电路能否自启动检查电路能否自启动 将无效状态110和111分别代入状态方程及输出方程进行逻辑运算，可得次态依次为111和000，具有自启动能力。（5）画出计数器电路图画出计数器电路图例例5-4 试用边沿试用边沿JK触发器设计一个能实现图触发器设计一个能实现图5-33状状态转换图的时序电路。态转换图的时序电路。图图5-33 例例5-4的状态转换图的状态转换图解：解：（1）画次态卡诺图画次
18、态卡诺图图图5-34 例例5-4的次态卡诺图的次态卡诺图nnnnnnnnnnnnnnnQQQQQQQQQQQQQQQ010110121211202012将状态方程与 比较，求驱动方程如下：nnnnnnQKQJQKQJQKQJ101021210202,（2）检查自启动能力检查自启动能力 分别把010和101代入状态方程，次态为101和010，不能自启动。nnnQKQJQ1改圈后的计数器逻辑电路图 例例5-5 试设计一个试设计一个1111序列检测器，用来检测串行序列检测器，用来检测串行二进制数码序列，当连续输入二进制数码序列，当连续输入4个或个或4个以上的个以上的1时，时，检测器输出为检测器输出为
19、1，否则输出为，否则输出为0。解：解：（1）建立原始状态图和原始状态表建立原始状态图和原始状态表 S0没有输入1以前的状态；S1输入1个1以后的状态；S2连续输入两个1以后的状态；S3连续输入3个1以后的状态；S4连续输入4个或4个以上1以后的状态。（2）状态化简）状态化简 图图5-39 S0、S1、S2、S3、S4的状态转换情况的状态转换情况（3）状态分配）状态分配 表表5-17 例例5-5经状态分配后的状态转换表经状态分配后的状态转换表（4）选触发器类型，求输出方程和驱动方程）选触发器类型，求输出方程和驱动方程 nnnnnnnnQXQQXQXQQXQQ0101011011nnQXQZ01其
20、驱动方程为nnXQKXJXKXQJ100101,（5）画逻辑电路图）画逻辑电路图 例例5-7 试用主从试用主从JK触发器设计一个时序电路，要求触发器设计一个时序电路，要求该电路的输出该电路的输出Z与与CP之间的关系满足如图之间的关系满足如图5-44a所示所示的波形图。设输入信号的波形图。设输入信号uI的频率的频率fI4.5 kHz，试问，试问输出信号输出信号uO的频率的频率fO？图图5-43 nnnnnnnQQQQQQQ1210011112nnQQD120nQD01nQD125.4 MSI时序逻辑器件的应用时序逻辑器件的应用5.4.1 MSI计数器芯片应用计数器芯片应用1.CT74LS290集
21、成计数器集成计数器（1）反馈归零法反馈归零法（复位法复位法）反馈归零法的步骤是：按照计数器的码制写出模M的二进制代码；求出反馈复位逻辑Rd的表达式Rd ，式 中 代表模M状态时输出为1的各个触发器Q端之连乘积；画出计数器芯片的外部电路连线图。)1(01nQ)1(01nQ例例5-9 用一个用一个CT74LS290芯片构成模芯片构成模7计数器。计数器。解解：方法方法1 CT74LS290构成8421码十进制计数器方法方法2 5421码计数状态设计。5-46 用用CT74LS290接成模接成模7计数器的外部接线图计数器的外部接线图 a）采用）采用8421码计数状态码计数状态 b）采用）采用5421码
22、计数状态码计数状态表表5-19 例例5-9解法解法1的状态转换表的状态转换表例例5-10 试用试用CT74LS290构成模构成模24计数器。计数器。（2）级连法级连法 所谓级连法是将两个以上的计数器芯片串接起来，从而获得任意进制计数器，即把一个N1进制计数器和一个N2进制计数器级连起来，构成NN1N2计数器。例例5-11 用级连法将两片用级连法将两片CT74LS290连接成模连接成模12计数器。计数器。表表5-20 例例5-11用级连法构成模用级连法构成模12计数器的状态转换表计数器的状态转换表2.CT74LS160 MSI计数器芯片的应用计数器芯片的应用例例5-12 分析图分析图5-49a、
23、b所示两个电路的逻辑功能。所示两个电路的逻辑功能。解：解：例例5-13 试用同步十进制计数器试用同步十进制计数器CT74LS160，且用，且用整体反馈归零法构成模整体反馈归零法构成模12计数器。计数器。解解：图图5-51 例例5-13采用异步清零功能的连线图采用异步清零功能的连线图例例5-14 分析图分析图5-53所示计数电路的逻辑功能。所示计数电路的逻辑功能。解：解：图5-53 例5-14所要分析的电路表表5-21 例例5-14的状态转换表的状态转换表*例例5-15 列出图列出图5-54所示计数电路的状态转换表，所示计数电路的状态转换表，并指出其逻辑功能。并指出其逻辑功能。解：解：图5-54
24、 例5-15要求分析的电路表表5-22 例例5-15的状态转换表的状态转换表例例5-16 分析图分析图5-55所示电路的逻辑功能，分别列出所示电路的逻辑功能，分别列出X1和和X0时的状态转换表。时的状态转换表。解：解：图图5-55 例例5-16要求分析的电路要求分析的电路表表5-23 例例5-16的状态转换表及输出信号表的状态转换表及输出信号表5.4.2 MSI寄存器芯片的应用寄存器芯片的应用例例5-17 试说明图试说明图5-56a、b所示两个电路的逻辑功所示两个电路的逻辑功能。能。解：（解：（1）表表5-24 图图5-56a所示电路的状态转换表所示电路的状态转换表图图5-56 例例5-17要
25、求分析的电路要求分析的电路表表5-24 图图5-56b所示电路的状态转换表所示电路的状态转换表例例5-18 分析图分析图5-57所示电路，列出它的状态转换表，所示电路，列出它的状态转换表，并指出其逻辑功能。并指出其逻辑功能。解：解：图图5-57 例例5-18要求分析的电路要求分析的电路表表5-26 例例5-18所示电路的状态转换表所示电路的状态转换表例例5-19 已知脉冲分配器的两种输出波形分别如图已知脉冲分配器的两种输出波形分别如图5-58a、b所示，试用所示，试用MSI同步同步4位二进制加法计数器位二进制加法计数器CT74LS161和和3线线-8线译码器线译码器CT74LS138设计脉冲设计脉冲分配器，并画逻辑电路图。分配器，并画逻辑电路图。解：解：（1）00000001001000110100010101100111 1000 过渡状态图图5-58 例例5-19要求实现的输出波形要求实现的输出波形图图5-59 例例5-19电路电路的连线图的连线图THE END
