1、渤海大学渤海大学 尹作友尹作友A19 A16AD15AD0A19 A16AD15AD0。CLKCLKTCLKT存存储储器器I/O接接口口输输入入设设备备I/O接接口口输输出出设设备备 总线周期总线周期T1T2T3T4CLKCLKA19/S6A16/S3AD15AD0ALEM/IOBHE/S7RDDT/RDENT1T2T3TWT4BHE输出输出高：读内存高：读内存 低：读低：读I/O地址输出地址输出状态输出状态输出地址输出地址输出数据输入数据输入T1状状态态 M/IO信号指出信号指出CPU访问的对象，访问的对象，=1访问内存，访问内存，=0访问外设。访问外设。该信号的有效电平一直保持到总线周期结
2、束的该信号的有效电平一直保持到总线周期结束的T4状态。状态。20位地址信号通过多路复用总线分别输出访问内存或外设的位地址信号通过多路复用总线分别输出访问内存或外设的端口地址。端口地址。作为奇存储体的选择信号作为奇存储体的选择信号BHE信号有效。信号有效。ALE引脚上输出一个正脉冲作为地址锁存信号。在引脚上输出一个正脉冲作为地址锁存信号。在T1状态结状态结束时，束时，ALE的下降沿用做地址锁存器的选通信号，使地址锁存。的下降沿用做地址锁存器的选通信号，使地址锁存。若系统中接有数据收发器若系统中接有数据收发器8286，在，在T1状态时，状态时，DT/R 输出低输出低电平，控制其接收数据。电平，控制
3、其接收数据。T2状状态态 A19/S6A16/S3上输出状态信息上输出状态信息S6S3，并持续到，并持续到T4状态状态 地址信号消失，地址信号消失，AD15AD0进入高阻态，为读入数据作准备进入高阻态，为读入数据作准备 BHE/S7引脚输出状态信息引脚输出状态信息S7 RD信号有效，送出访问内存或信号有效，送出访问内存或I/O端口的读信号。端口的读信号。若系统中接有数据收发器若系统中接有数据收发器,则则DEN信号低电平有效，作为其选信号低电平有效，作为其选通信号。通信号。T3状状态态 在基本总线周期的在基本总线周期的T3状态，存储单元或状态，存储单元或I/O端口将数据送到了端口将数据送到了数据
4、总线上，数据总线上，CPU通过通过AD15AD0接收数据。接收数据。T2状态的各信号电平持续到状态的各信号电平持续到T3状态。状态。Tw状状态态 CPU在在T3状态的前沿采样状态的前沿采样READY信号，为低电平信号，为低电平,说明数据总线上没有说明数据总线上没有数据，就在数据，就在T3与与T4之间插入等待周期之间插入等待周期Tw，以后，以后CPU在每个在每个Tw的前沿处采样的前沿处采样READY，确定是否继续插入，确定是否继续插入Tw，直到，直到READY为高电平，才进入为高电平，才进入T4状态。状态。Tw与与T3状态各控制信号的电平状态一致。状态各控制信号的电平状态一致。T4状状态态CPU
5、在在T3与与T4交界处采样数据，然后在交界处采样数据，然后在T4状态的后半周期，状态的后半周期，数据从数据总线上撤消，各个控制信号和状态信号进入无效状态，数据从数据总线上撤消，各个控制信号和状态信号进入无效状态，DEN无效，总线收发器不工作，一个读总线周期结束无效，总线收发器不工作，一个读总线周期结束 简述简述8086CPU中中BIU和和EU的功能的功能 填空填空 决定决定8086/8088工作方式的引脚是工作方式的引脚是 _ 8086的的1个总线周期包括个总线周期包括_4个时钟基本周期个时钟基本周期 物理地址物理地址_ 址址16_地址地址T1、T2、T3、T4段基段基偏移偏移 名词解释名词解释指令周期、总线周期、时钟周期指令周期、总线周期、时钟周期 MN/MX 判断对错判断对错()当当CPU执行执行OUT 25H，AL指令时，其引脚指令时，其引脚 M/IO=0，RD=1，WR=0，A7A0组合为组合为00100101B重点：重点：作业：作业：9:28:1149谢 谢！
