1、章CMOS集成电路工艺流程1 多晶硅栅CMOS工艺流程 可用器件 工艺扩展提纲2多晶硅栅CMOS工艺流程3 初始材料 重掺杂P型(100)衬底硅，P+减小衬底电阻，提高抗CMOS闩锁效应能力 外延生长 在衬底上生长一层轻掺杂P型外延层，P-厚度510um 可以比CZ硅更精确的控制外延层的电学特性，从而更好的控制器件参数衬底材料4 N阱扩散 热氧化 N阱掩模板光刻氧化层 磷离子注入 高温推进，同时形成缓冲氧化层 N阱工艺 能够提供性能稍好的NMOS晶体管，并允许衬底接地N阱扩散5 反型槽工艺 淀积氮化硅 反型槽掩模板光刻氮化硅 刻蚀场区氮化硅反型槽6沟道终止注入7 LOCOS氧化 刻蚀去除氮化硅
2、 去除缓冲氧化层 生长虚拟氧化层LOCOS工艺和虚拟栅氧化8 阈值调整 硼注入调整阈值电压 剥除虚拟栅氧化层 栅氧化层 干氧法 氧化过程很短，栅氧化层很薄阈值调整和栅氧化层生长9 本征多晶硅淀积 多晶硅掩模光刻、多晶硅层刻蚀 多晶硅重掺杂磷（淀积、注入）多晶硅淀积和光刻10 NSD/PSD掩模板光刻 通过暴露的栅氧化注入杂质 多晶硅栅作为源/漏自对准注入的掩模板 去除光刻胶 短暂退火，激活注入杂质源/漏注入11 接触 淀积多层氧化物(MLO)接触掩模光刻、刻蚀接触孔区域 重掺杂区域可以形成欧姆接触 金属化 接触孔硅化 难熔金属薄膜淀积、掺铜铝层淀积 金属掩模光刻、金属刻蚀，形成互连结构 淀积夹
3、层氧化物(ILO)刻蚀ILO通孔，第二层金属互连.保护层 最后一层金属上淀积保护层，厚的磷硅玻璃、压缩氮化层等接触、金属化和保护层12多晶硅栅CMOS晶圆剖面13典型CMOS工艺流程图14典型CMOS工艺流程图15典型CMOS工艺流程图16典型CMOS工艺流程图17典型CMOS工艺流程图18典型CMOS工艺流程图19典型CMOS工艺流程图20典型CMOS工艺流程图21典型CMOS工艺流程图22典型CMOS工艺流程图23典型CMOS工艺流程图24典型CMOS工艺流程图25典型CMOS工艺流程图26典型CMOS工艺流程图27典型CMOS工艺流程图28典型CMOS工艺流程图29典型CMOS工艺流程图
4、30典型CMOS工艺流程图31典型CMOS工艺流程图32典型CMOS工艺流程图33典型CMOS工艺流程图34典型CMOS工艺流程图35典型CMOS工艺流程图36典型CMOS工艺流程图37典型CMOS工艺流程图38典型CMOS工艺流程图39典型CMOS工艺流程图40典型CMOS工艺流程图41典型CMOS工艺流程图42可用器件43NMOS晶体管44PMOS晶体管45衬底PNP管46 电阻 多晶硅电阻 NSD/PSD电阻 N阱电阻 金属电阻 多晶硅电阻 必须使用硅化物阻挡掩模板多晶硅电阻47NSD/PSD电阻48 电容 MOS电容 金属电容（MOM、MiM）多晶硅电容（PiP）MOS电容49工艺扩展50浅槽隔离51轻掺杂漏区晶体管(LDD)52扩展漏区高压晶体管53本章结束54
