1、52 同步触发器同步触发器 在一个较复杂的数字系统中，当采用多个触发器工作时，往往要求触发器的状态改变不是在输入信号变化时完成，而是要求各个触发器的状态变化在时间上实现同步。通常称此同步信号为时钟脉冲信号，简称为时钟，用CP表示。将具有时钟控制的触发器称为时钟触发器，又称为同步触发器。这时就需要对触发器的状态变化时刻进行控制，通过附加控制门电路，并引入一个公用的同步信号，使这些触发器只有在同步信号到达时才按输入信号改变输出状态；而在其他时间触发器只能保持原状态不变。一、同步一、同步RS触发器触发器 由图5.2.11可知门电路 和 构成基本RS触发器。1G2G 同步RS触发器的电路结构如图5.2
2、.11所示。1.电路结构图5.2.11 2.逻辑符号 同步RS触发器的逻辑符号如图5.2.12所示。图5.2.12 3.逻辑功能分析.当 时，控制门 关闭，输出都是1。这时，不管 端的输入信号如何变化，触发器都将保持原状态不变。RS、0CP 34GG、.当 时，打开，端的输入信号才能通过这两个门电路，使基本RS触发器的状态发生变化，其输出状态由 端的输入信号决定。1CP 34GG、RS、RS、1nnQQ即：同步RS触发器的特性表如表5.2.11所示。.特性表 4.触发器的功能表示（）1CP 表5.2.11.次态卡诺图次态卡诺图 同步RS触发器的次态卡诺图如图5.2.13所示。图5.2.13 同
3、步RS触发器的特性方程为.特性方程10 0nnSRRQSQRS约束条件（公式5.2.1）同步RS触发器的激励表如表5.2.12所示。.激励表表5.2.12.状态转换图 同步RS触发器的状态转换图如图5.2.14所示。图5.2.14.波形图波形图 同步RS触发器的波形图如图5.2.15所示。设初始状态为0。图5.2.15 为了解决同步RS触发器输入端 之间的约束问题，可以将同步RS触发器接成同步D触发器的结构形式。RS、同步D触发器的电路结构如图5.2.21所示。1.电路结构二、同步D触发器（D锁存器）图5.2.21 2.逻辑符号 同步D触发器的逻辑符号如图5.2.22所示。图5.2.22 3.
4、逻辑功能分析.当 时，控制门 关闭，输出都是1。这时，不管 端的输入信号如何变化，触发器都将保持原状态不变。D0CP 34GG、.当 时，打开，端的输入信号才能通过这两个门电路，使基本RS触发器的状态发生变化，其输出状态由 端的输入信号决定。1CP 34GG、DD1nnQQ即：同步D触发器的特性表如表5.2.21所示。.特性表 4.触发器的功能表示（）1CP 表5.2.21.次态卡诺图 同步D触发器的次态卡诺图如图5.2.23所示。同步D触发器的特性方程为.特性方程1nQD（公式5.2.2）图5.2.23 同步D触发器的激励表如表5.2.22所示。.激励表表5.2.22.状态转换图 同步D触发
5、器的状态转换图如图5.2.24所示。图5.2.24.波形图 同步D触发器的波形图如图5.2.25所示。设初始状态为0。图5.2.25 为了解决同步RS触发器输入端 之间的约束问题，也可以将同步RS触发器接成同步JK触发器的结构形式。RS、同步JK触发器的电路结构如图5.2.31所示。1.电路结构三、同步JK触发器图5.2.31 2.逻辑符号 同步JK触发器的逻辑符号如图5.2.32所示。图5.2.32 .当 时 10nnQQ，1101 01nnnQKQJQJ：,：3.逻辑功能分析.当 时，控制门 关闭，输出都是1。这时，不管 端的输入信号如何变化，触发器都将保持原状态不变。JK、0CP 34G
6、G、.当 时，打开，端的输入信号才能通过这两个门电路，使基本RS触发器的状态发生变化，其输出状态由 端的输入信号决定。1CP 34GG、JK、JK、1nnQQ即：.当 时 01nnQQ，1110 01nnnQJQKQK：,：同步JK触发器的特性表如表5.2.31所示。.特性表 4.触发器的功能表示（）1CP 表5.2.31.次态卡诺图 同步JK触发器的次态卡诺图如图5.2.33所示。同步JK触发器的特性方程为.特性方程1nnnQQJQK（公式5.2.3）图5.2.33 同步JK触发器的激励表如表5.2.32所示。.激励表表5.2.32.状态转换图 同步JK触发器的状态转换图如图5.2.34所示
7、。图5.2.34.波形图波形图 同步JK触发器的波形图如图5.2.35所示。设初始状态为0。图5.2.35四、集成同步触发器 常见的中规模集成同步D触发器如图5.2.41所示。123412CPCPCCGPPG1 2CPPOLCP、3、4图5.2.41返回 空翻是一种有害的现象，它使得时序逻辑电路不能按时钟节拍工作，造成系统的误动作。造成空翻现象的原因是同步触发器结构的不完善，下面将介绍几种无空翻的触发器，都是从结构上采取措施，从而克服了空翻现象。在一个时钟周期的CP=1期间内同步触发器都能接收输入信号并改变状态。我们把由此引起的在一个时钟脉冲周期中，触发器的状态发生多次翻转的现象叫做空翻。同步触发器存在的问题空翻
