1、第第8 8章章 可编程逻辑器件可编程逻辑器件n可编程逻辑器件概述可编程逻辑器件概述n可编程逻辑器件可编程逻辑器件n可编程器件的分析与设计可编程器件的分析与设计n其它的可编程逻辑器件其它的可编程逻辑器件n小结小结一一.可编程逻辑器件概述可编程逻辑器件概述n大规模集成电路的分类和发展大规模集成电路的分类和发展:通用型通用型:如如:存储器存储器,微处理器微处理器,单片计算机等单片计算机等 专用型专用型:ASIC(Application Specific Integrated Circuit):ASIC(Application Specific Integrated Circuit)n可编程逻辑器件分
2、类可编程逻辑器件分类:*按集成度分类按集成度分类 *按结构分类按结构分类 *按编程工艺分类按编程工艺分类 *按集成度和结构的复杂度分类按集成度和结构的复杂度分类n可编程逻辑器件的一般开发步骤可编程逻辑器件的一般开发步骤可编程逻辑器件可编程逻辑器件（PLD,Programmable Logic evicePLD,Programmable Logic evice）一、一、PLDPLD的基本特点的基本特点1.1.数字集成电路从功能上有分为通用型、专用型两大类数字集成电路从功能上有分为通用型、专用型两大类2.PLD2.PLD的特点：是一种按通用器件来生产，但逻辑功能是的特点：是一种按通用器件来生产，但
3、逻辑功能是由用户通过对器件编程来设定的由用户通过对器件编程来设定的数字系统二、二、PLDPLD的发展和分类的发展和分类 PROM是最早的PLD1.PAL 可编程逻辑阵列2.FPLA 现场可编程阵列逻辑3.GAL 通用阵列逻辑4.EPLD 可擦除的可编程逻辑器件5.FPGA 现场可编程门阵列6.ISP-PLD 在系统可编程的PLD可编程逻辑器件概述可编程逻辑器件概述_ _集成度集成度n按集成度分类按集成度分类:*低密度可编程逻辑器件低密度可编程逻辑器件(LDPLD)(LDPLD)单片密度单片密度10001000门门 一般采用一般采用:与或阵列与或阵列,单一区块单一区块 8-168-16个左右的输
4、入个左右的输入/输出引脚输出引脚 芯片封装为芯片封装为20-2820-28个引脚个引脚 *高密度可编程逻辑器件高密度可编程逻辑器件(HDPLD)(HDPLD)通常采用通常采用:与或阵列与或阵列/查表查表 门阵列门阵列,多区块多区块 3636个以上的输入个以上的输入/输出引脚输出引脚 芯片封装为芯片封装为4444脚以上脚以上一般有一般有:PROM,PLA,PAL,GALPROM,PLA,PAL,GAL为低密度可编程逻辑器件为低密度可编程逻辑器件 EPLD,CPLD,FPGAEPLD,CPLD,FPGA为高密度可编程逻辑器件为高密度可编程逻辑器件 (GAL22V10_(GAL22V10_集成度为集
5、成度为500-700500-700门门_为分水岭为分水岭)可编程逻辑器件概述可编程逻辑器件概述_ _结构结构n按结构分类按结构分类:*PROM,EPROM,EPROM PROM,EPROM,EPROM*可编程逻辑阵列可编程逻辑阵列PLAPLA与或阵列可编程与或阵列可编程*可编程阵列逻辑可编程阵列逻辑PALPAL与阵列可编程与阵列可编程,输出具有多种结构输出具有多种结构*通用阵列逻辑通用阵列逻辑GALGAL输出采用逻辑宏单元输出采用逻辑宏单元(OLMC)(OLMC)*可擦除可编程逻辑器件可擦除可编程逻辑器件EPLDEPLD基本逻辑单元是宏单元基本逻辑单元是宏单元.宏单宏单元由可编程的与或阵列元由
6、可编程的与或阵列,可编程寄存器和可编程可编程寄存器和可编程I/OI/O组成组成*复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD含可编程逻辑宏单元含可编程逻辑宏单元,可编程可编程I/OI/O单元单元,可编程的内部连线等可编程的内部连线等 *现场可编程门阵列现场可编程门阵列FPGAFPGA含可编程逻辑功能块含可编程逻辑功能块CLB,CLB,可编程可编程I/OI/O模块模块IOB,IOB,可编程内部互连可编程内部互连PIPI可编程逻辑器件概述可编程逻辑器件概述_ _编程工艺编程工艺n按编程工艺分类按编程工艺分类 *溶丝和反溶丝编程器件溶丝和反溶丝编程器件 溶丝溶丝_编程时在不需要连接处将溶丝溶
7、断编程时在不需要连接处将溶丝溶断 反溶丝反溶丝_在需要连接处加编程电压在需要连接处加编程电压,逆溶丝又高阻抗变为逆溶丝又高阻抗变为 低阻抗低阻抗,实现两点连接实现两点连接.*紫外线擦除的可编程器件紫外线擦除的可编程器件 采用浮栅管采用浮栅管:雪崩注入雪崩注入MOSMOS管管(FAMOS)(FAMOS)叠栅注入叠栅注入MOSMOS管管(SIMOS)(SIMOS)*电可擦除的可编程器件电可擦除的可编程器件 *SRAM SRAM编程方式的器件编程方式的器件 可编程逻辑器件概述可编程逻辑器件概述_ _集成度和结构复杂度集成度和结构复杂度 *简单可编程逻辑器件简单可编程逻辑器件SPLDSPLD 小规模可
8、编程小规模可编程ASICASIC 基本特点基本特点:可编程的与阵列可编程的与阵列,不可编程的或阵列不可编程的或阵列 输出逻辑宏单元输出逻辑宏单元(OLMC),(OLMC),输入输出逻辑单元输入输出逻辑单元IOCIOC (集成度集成度 PALCE22V10 PALCE22V10 或或 GAL22V10GAL22V10的的PLD)PLD)*复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD 中规模可编程中规模可编程ASICASIC 基本特点基本特点:更大的与阵列和的或阵列更大的与阵列和的或阵列 增加宏单元增加宏单元,触发器和布线资源触发器和布线资源 多位计数器多位计数器,网络适配器网络适配器,总
9、线控制器等总线控制器等 (集成度达集成度达2 2万等效的万等效的PLDPLD门电路门电路,寄存器达寄存器达480480个个,宏单元宏单元320320个个)*现场可编程门阵列现场可编程门阵列FPGAFPGA 复杂可编程复杂可编程ASICASIC 基本特点基本特点:可设计复杂算法的逻辑单元和信号处理单元可设计复杂算法的逻辑单元和信号处理单元 运算器运算器,乘法器乘法器,数字滤波器数字滤波器,二维卷积器等二维卷积器等可编程逻辑器件的一般开发步骤可编程逻辑器件的一般开发步骤 *设计输入设计输入 *功能模拟功能模拟 *逻辑分割逻辑分割*布局和布线布局和布线 *时间模拟时间模拟 *写入下载数据写入下载数据
10、 应用电子系统的硬件描述语言，把电子系统设计，仿真综合应用电子系统的硬件描述语言，把电子系统设计，仿真综合 和测试联系起来和测试联系起来使用的硬件描述语言使用的硬件描述语言HDLHDLVHDL/Verilog_HDLVHDL/Verilog_HDL/ABEL_HDL/ABEL_HDL对所设计的电路进行功能验证对所设计的电路进行功能验证 各单元模块的输入输出的设置，使能端，悬空，驱动等各单元模块的输入输出的设置，使能端，悬空，驱动等将复杂电路分解成若干子逻辑功能将复杂电路分解成若干子逻辑功能将逻辑电路布置在与所选用的实际芯片相同的虚拟芯片上将逻辑电路布置在与所选用的实际芯片相同的虚拟芯片上对所设
11、计的系统进行延迟特性和竞争冒险的测试对所设计的系统进行延迟特性和竞争冒险的测试仿真测试后，选用在系统编程或编程器下栽数据到芯片中仿真测试后，选用在系统编程或编程器下栽数据到芯片中二二.可编程逻辑器件可编程逻辑器件n可编程逻辑器件可编程逻辑器件PLDPLD(Programmable Logic vice):(Programmable Logic vice):特点特点:(1)(1)集成度高、高性能、高可靠度集成度高、高性能、高可靠度;(2)(2)具有灵活的可编程可擦除性。具有灵活的可编程可擦除性。n可编程逻辑器件的组成和特点可编程逻辑器件的组成和特点n可编程逻辑器件的表示可编程逻辑器件的表示n现场
12、可编程逻辑阵列现场可编程逻辑阵列FPLAFPLAn可编程逻辑器件可编程逻辑器件(PAL)(PAL)n通用可编程逻辑阵列通用可编程逻辑阵列GALGAL可编程逻辑器件的组成和特点可编程逻辑器件的组成和特点n基本结构：基本结构：n主要分类和结构特点：主要分类和结构特点：其中：其中：*PROMPROM可编程可编程ROM ROM *PLA PLA可编程逻辑阵列可编程逻辑阵列 *PAL PAL可编程阵列逻辑可编程阵列逻辑 *GAL GAL通用阵列逻辑通用阵列逻辑返回返回分类分类与阵列与阵列或阵列或阵列输出电路输出电路PROMPROM固定固定可编程可编程固定固定PLAPLA可编程可编程可编程可编程固定固定P
13、ALPAL可编程可编程固定固定固定固定GALGAL可编程可编程固定固定可组态可组态与阵列 或阵列，输入/输出电路，反馈及控制电路可编程逻辑器件的一般表示可编程逻辑器件的一般表示n节点连接画法节点连接画法:n门电路的简化表示：门电路的简化表示：返回返回现场可编程逻辑阵列现场可编程逻辑阵列(FPLA)(FPLA)n基本电路结构基本电路结构返回返回特点特点:可编程的可编程的与与阵列阵列+可编程的可编程的或或阵列阵列+三态输出三态输出缓冲器缓冲器nFPLAFPLA的规格表示的规格表示 输入变量输入变量 与阵列的输出与阵列的输出 或阵列的输出或阵列的输出n带异或门的输出结构带异或门的输出结构 FPLAF
14、PLA中的中的带异或门的输出结构带异或门的输出结构带异或门的输出结构带异或门的输出结构返回返回特点特点:XOR=0 YXOR=0 Y输出与输出与S S同相同相 XOR=1 YXOR=1 Y输出与输出与S S反相反相可编程逻辑器件可编程逻辑器件(PAL)(PAL)n基本电路结构基本电路结构nPALPAL的几种输出结构的几种输出结构 *专用输出结构专用输出结构 *异步异步I/OI/O输出结构输出结构 *寄存器输出结构寄存器输出结构 *带异或门的输出结构带异或门的输出结构 *运算选通输出结构运算选通输出结构返回返回可编程逻辑器件可编程逻辑器件(PAL)(PAL)的基本电路结构的基本电路结构n结构图结
15、构图返回返回特点特点:可编程的可编程的与与阵列阵列;固定固定或或阵列阵列;互补的输入互补的输入PALPAL中的中的专用输出结构专用输出结构n专用输出结构专用输出结构返回返回特点特点:可编程的与阵列可编程的与阵列;具有互补输出具有互补输出PALPAL中的中的异步异步I/OI/O输出结构输出结构异步异步I/OI/O输出结构输出结构返回返回特点特点:可编程的输入、输出端可编程的输入、输出端 由三态缓冲器的使能端控制由三态缓冲器的使能端控制.可将输出作输入用。可将输出作输入用。具有互补的反馈输入具有互补的反馈输入到与阵列到与阵列PALPAL中的中的寄存器输出结构寄存器输出结构寄存器输出结构寄存器输出结
16、构返回返回特点特点:含寄存器、输出缓冲器、具有互补的反馈输入含寄存器、输出缓冲器、具有互补的反馈输入 可组成各种时序逻辑电路可组成各种时序逻辑电路PALPAL中的中的带异或门的输出结构带异或门的输出结构带异或门的输出结构带异或门的输出结构返回返回特点特点:含异或门、寄存器、输出缓冲器含异或门、寄存器、输出缓冲器 具有互补的反馈输入具有互补的反馈输入到与阵列到与阵列PALPAL中的中的运算选通反馈结构运算选通反馈结构运算选通反馈结构运算选通反馈结构返回返回特点特点:反馈通路可选通四种逻辑运算反馈通路可选通四种逻辑运算 通过编程可产生通过编程可产生1616种算术、逻辑运算（见种算术、逻辑运算（见P
17、397P397）BABABABA;BA BA BA BA 通用可编程逻辑阵列通用可编程逻辑阵列GALGALn特点：特点：可编程可编程“与与”阵列阵列 +固定固定“或或”阵列阵列 +可编程输出电可编程输出电路路 OLMCOLMC（逻辑宏单元）（逻辑宏单元）n优点：优点：*采用采用E E2 2PROMPROM工艺，可反复电擦写工艺，可反复电擦写 *输出电路宏单元输出电路宏单元OLMCOLMC，可通过编程选择输出结构，可通过编程选择输出结构 （寄存器型输出；组合型（寄存器型输出；组合型I/OI/O输出；输出；互补输出极性互补输出极性_ _高电平有效高电平有效/低电平有效）低电平有效）nGAL16V8
18、GAL16V8的逻辑图的逻辑图nGALGAL输出逻辑宏单元输出逻辑宏单元nGALGAL工作模式工作模式 （P407 P407 表表8.4.3)8.4.3)返回返回GAL16V8GAL16V8逻辑图逻辑图n内部逻辑框图内部逻辑框图:(P403:(P403 图图8.4.1)8.4.1)n电路组成及特点电路组成及特点返回返回GAL16V8GAL16V8电路组成及特点电路组成及特点n组成：组成：(P403(P403 图图8.4.1)8.4.1)*输入：输入：带缓冲器的带缓冲器的8 8个个(互补互补)输入端输入端 与阵列：变量为与阵列：变量为1616个（含个（含8 8个带互补的反馈输入）个带互补的反馈输
19、入）或阵列：或阵列：8 8或门或门/每一输出每一输出 共共6464行行*8 8个输出宏单元个输出宏单元 +输出三态控制端输出三态控制端 +8+8个互补反馈输入个互补反馈输入*系统时钟：系统时钟：接输出宏单元的接输出宏单元的D D触发器时钟端，实现同步控制。触发器时钟端，实现同步控制。*与阵列有与阵列有6464条行输入线条行输入线,32,32条列输入线条列输入线,分为分为8 8个阵列块个阵列块 其中：偶数号列输入线与各缓冲器的原变量输出端相接其中：偶数号列输入线与各缓冲器的原变量输出端相接 奇数号列输入线与各缓冲器的反变量输出端相接奇数号列输入线与各缓冲器的反变量输出端相接 行线是与门的输入线，
20、列线是输入信号的提供线行线是与门的输入线，列线是输入信号的提供线 *8 8个个OLMCOLMC的内部结构相同。的内部结构相同。*输入输入/输出引脚输出引脚 1616个输入引脚个输入引脚:其中其中_8_8个专用输入引脚，个专用输入引脚，另有另有6+26+2个引脚可通过编程作为输入引脚个引脚可通过编程作为输入引脚 8 8个输出引脚个输出引脚返回返回输出逻辑宏单元（输出逻辑宏单元（OLMCOLMC）n结构及组成结构及组成:或门、1个D触发器 4个数据选择器、控制电路返回返回*2 2选选1 1数据选择器数据选择器 O-MUXO-MUX 输出缓冲器（输出缓冲器（I/OI/O）寄存器寄存器*2 2选选1
21、1数据选择器数据选择器 PT-MUXPT-MUX 第第1 1乘积项（加入乘积项（加入/不加入或项）不加入或项）*4 4选选1 1数据选择器数据选择器 TS-MUXTS-MUX 输出缓冲器工作状态的选择输出缓冲器工作状态的选择*8 8选选1 1数据选择器数据选择器 F-MUXF-MUX 控制选择信号为反馈输入控制选择信号为反馈输入G2=0G2=1G1=1/0AC0/AC1AC0 AC1(n)AC(m)n功能模块功能模块或或门门D D触发器触发器数据选择数据选择器器*异或门控制的同相和反相输出异或门控制的同相和反相输出*输入输出输入输出I/OI/O结构结构OLMCOLMC的结构控制字和工作模式的结
22、构控制字和工作模式n结构控制字：结构控制字：返回返回32位乘积项禁止4位XOR(n)1位SYN8位AC1(n)1位AC04位XOR(n)32位乘积项禁止n工作模式：工作模式：五种工作模式五种工作模式:输入输入,组合输出组合输出,反馈组合输出反馈组合输出 时序电路中的组合输出时序电路中的组合输出,寄存器输出寄存器输出 其中其中:输出极性输出极性_控制字中的控制字中的XORXOR控制选择控制选择 XOR(n)=0 XOR(n)=0 输出低电平有效输出低电平有效 XOR(n)=1 XOR(n)=1 输出高电平有效输出高电平有效工作模式的选择：工作模式的选择：由由SYN,AC0,AC1(8)SYN,A
23、C0,AC1(8)（P423 P423 表表8.4.3)8.4.3)其中其中:SYN=0:SYN=0 为时序电路模式为时序电路模式 SYN=1 SYN=1 为组合电路模式为组合电路模式PT63PT32 PT31PT012 15 12 19 16 19三三.可编程逻辑器件的分析与应用可编程逻辑器件的分析与应用n可编程逻辑器件的分析可编程逻辑器件的分析n用用PLA/PALPLA/PAL设计逻辑函数设计逻辑函数可编程逻辑器件的应用可编程逻辑器件的应用n例题例题1 1:用用PALPAL实现下列逻辑函数实现下列逻辑函数n例题例题2:2:分别用分别用ROMROM、PLAPLA和和PALPAL实现逻辑函数实
24、现逻辑函数n例题例题3 3:用用PALPAL设计一个设计一个2 2位二进制乘法器位二进制乘法器n例题例题4 4:用用PALPAL设计一个五进制加法计数器设计一个五进制加法计数器返回返回ABCDCDBAYDBCAABCDYBCDABCDCDABYCBABCAY4321 ;21CBBCBAYBCACY可编程逻辑器件可编程逻辑器件例例1 1n例题例题1 1:用用PLAPLA实现多输出函数实现多输出函数ABCDCDBAYDBCAABCDYBCDABCDCDABYCBABCAY4321解：解：*整理函数得：整理函数得：*由表达式画逻辑图由表达式画逻辑图ABCDCDBAYDBCAABCDYACDBCABC
25、DABCDCDABYCACBABCAY4321可编程逻辑器件可编程逻辑器件例例1 1（续）（续）解：解：*整理函数得：整理函数得：*由表达式画逻辑图由表达式画逻辑图（选有（选有4 4输入端输入端，4 4输出端输出端，每，每个输出有个输出有2 2个乘积项个乘积项（或项）的（或项）的PALPAL）返回返回ABCDCDBAYDBCAABCDYACDBCABCDABCDCDABYCACBABCAY4321可编程逻辑器件可编程逻辑器件例例2 2n例题例题2 2:分别用分别用ROMROM、PLAPLA和和PALPAL实现逻辑函数实现逻辑函数 ;21CBBCBAYBCACY74320276431)7,4,3
26、,2,0()7,6,3,4(WWWWWmCABCBABCAABCBCABCACBBCBAYWWWWmABCBCAABCCABBCACY*选择存储容量选择存储容量:8X2:8X2 的的ROMROM*由表达式画逻辑图由表达式画逻辑图解解:(:(1)1)用用ROMROM设计设计 *整理函数得：整理函数得：可编程逻辑器件可编程逻辑器件例例2(2(续续)解解:(:(1)1)用用ROMROM设计设计 *整理函数得：整理函数得：*画电路连接图画电路连接图 74320276431)7,4,3,2,0()7,6,4,3(WWWWWmYWWWWmY(2)(2)用用PLAPLA设计设计(3)(3)用用PALPAL设
27、计设计可编程逻辑器件可编程逻辑器件例例2_2_用用PLAPLA设计设计解解:(:(2)2)用用PLAPLA设计设计 *整理函数得：整理函数得：*对与阵列编程对与阵列编程,对或阵列编程对或阵列编程 *画电路连接图画电路连接图 21CBBCBAYBCACY可编程逻辑器件可编程逻辑器件例例2_2_用用PALPAL设计设计解解:(:(3)3)用用PALPAL设计设计 *整理函数得：整理函数得：*选择最少选择最少3 3与项的输出与项的输出 *画电路连接图画电路连接图 21CBBCBAYBCACY可编程逻辑器件可编程逻辑器件例例3 3n例题例题3 3:用用PALPAL设计一个设计一个2 2位二进制乘法器位
28、二进制乘法器解：解：*列真值表列真值表*卡诺图卡诺图-化简化简*写表达式：写表达式：DCBAY3Y2Y1Y0DCBAY3Y2Y1Y000000000100000000001000010010010001000001010010000110000101101100100000011000000010100011101001101100010111001100111001111111001可编程逻辑器件可编程逻辑器件例例3 3（续）（续）n例题例题3 3:用用PALPAL设计一个设计一个2 2位二进制乘法器位二进制乘法器解：解：*写表达式写表达式*画（画（PALPAL）电路连接图）电路连接图(略略
29、)DCBAmYDBABDCmYCBAADBADCCBDmYCAmY153210)14,11,10()14,13,11,9,7,6()15,13,7,5(可编程逻辑器件可编程逻辑器件例例4 4n例题例题4 4:用用PALPAL设计一个五进制加法计数器设计一个五进制加法计数器解：解：*根据时序逻辑电路的设计方法得状态方程为：根据时序逻辑电路的设计方法得状态方程为：*由表达式画逻辑图由表达式画逻辑图(选至少含选至少含3 3个触发器的个触发器的PALPAL）321*32121*223*1QQQQQQQQQQQQ8.5 8.5 可擦除的可编程逻辑阵列可擦除的可编程逻辑阵列EPLDEPLD一、结构特点一、
30、结构特点相当于“与-或”阵列（PAL）+OLMC二、采用二、采用EPROMEPROM工艺工艺 集成度提高 8.6 8.6 复杂的可编程逻辑阵列（复杂的可编程逻辑阵列（CPLDCPLD）一、结构特点一、结构特点 若干个GAL的功能模块 实现互连的开关矩阵 在系统可编程isp-PLD二、采用二、采用E E2 2CMOSCMOS工艺工艺 集成度提高 8.6 8.6 复杂的可编程逻辑阵列（复杂的可编程逻辑阵列（CPLDCPLD）续续一、一、isp-PLD（ispLSI1032）结构特点结构特点 32个通用逻辑模块（GLB）,64个输入/输出单元（IOC），可编程的内部连线区，编程控制电路8.7 现场可
31、编程门阵列FPGA一、基本结构1.IOB2.CLB3.互连资源4.SRAM1.IOB输入输出模块：输出三态缓冲器，触发器，输入输出模块：输出三态缓冲器，触发器，2 2个数据选择器，输个数据选择器，输入缓冲器。入缓冲器。可以设置为输入可以设置为输入/输出；输出；输入时可设置为：同步（经触发器）、输入时可设置为：同步（经触发器）、异步（不经触发器）异步（不经触发器）2.CLB可编程逻辑模块：含组合电路和触发器，可构成小型时序电路可编程逻辑模块：含组合电路和触发器，可构成小型时序电路将许多将许多CLB组合起来，可形成大系统组合起来，可形成大系统3.互连资源8.9 PLD的编程以上各种PLD均需离线进
32、行编程操作，使用开发系统一、开发系统一、开发系统1.硬件：计算机+编程器2.软件：开发环境（软件平台）VHDL,Verilog真值表,方程式,电路逻辑图（Schematic）,状态转换图（FSM）二、步骤二、步骤 抽象（系统设计采用Top-Down的设计方法）选定PLD,选定开发系统,编写源程序（或输入文件）调试，运行仿真，产生下载文件 下载,测试isp器件的编程接口（Lattice）开发环境n使用ispPLD的优点：n*不再需要专用编程器n*为硬件的软件化提供可能n*为实现硬件的远程构建提供可能返回返回七七.小结小结 (第第7 7、8 8章）章）n理解和掌握半导体存储器概念、分类、构成特点和
33、一般工作理解和掌握半导体存储器概念、分类、构成特点和一般工作原理原理分类：分类：ROMROM：固定：固定ROMROM、PROMPROM、EPROMEPROM、E E2 2PROMPROM RAM RAM：SRAMSRAM、DRAMDRAM结构：结构：ROMROM：地址译码器（与阵列）地址译码器（与阵列）+存储矩阵（或阵列）存储矩阵（或阵列）+输出缓冲器输出缓冲器 RAMRAM：地址译码器（与阵列）地址译码器（与阵列）+存储矩阵（或阵列）存储矩阵（或阵列）+读读/写控制端写控制端 n了解和掌握可编程逻辑器件的分类和结构特点了解和掌握可编程逻辑器件的分类和结构特点主要分类：主要分类：PROMPRO
34、M、PLAPLA、PALPAL、GALGAL，（，（EPLDEPLD，FPGAFPGA，ISP_PLD)ISP_PLD)结构特点：结构特点：与与/或阵列、输出的特点（固定，可编程，可组态）或阵列、输出的特点（固定，可编程，可组态）输出结构形式输出结构形式:PALPAL的五种输出形式，的五种输出形式，GALGAL的逻辑宏单元的逻辑宏单元OLMCOLMC *互补输出、互补输出、I/OI/O输出、寄存器、异或门、运算选通反馈的输出输出、寄存器、异或门、运算选通反馈的输出 *OLMCOLMC的组态形式的组态形式_工作模式（由控制字构成多种输出形式）工作模式（由控制字构成多种输出形式）表示方法表示方法:（门阵列的画法，互补、反馈、三态缓冲等）（门阵列的画法，互补、反馈、三态缓冲等）下一页下一页七七.小结小结_(_(续续)nROMROM分析和设计逻辑电路分析和设计逻辑电路nRAMRAM的字、位扩展方式的字、位扩展方式n用用PLAPLA、PALPAL分析和设计简单逻辑电路分析和设计简单逻辑电路 （含寄存器的分析和设计）（含寄存器的分析和设计）nGALGAL的特点（输出的逻辑宏单元）的特点（输出的逻辑宏单元）
