1、2020年8月高等教育自学考试全国统一命题考试计算机组成原理试卷(课程代码02318)一、单项选择题:本大题共10小题，每小题1分，共10分。1.十进制数-72的8位补码表示是（ D ）A.01001000 B.10110111C.11001000 D.101110002.若传送的是字符A,其ASII码为100001,采用偶校验方式传送8位编码,末位增加偶校验位后的编码表示是（ C ）A.01000001 B.11000001C.10000010 D.100000113.采用变址寻址方式的操作数存放在（ A ）A.内存中 B.通用寄存器中C.硬盘中 D.指令中4.若经过CPU处理后的运算结果为
2、零，则反映在条件码寄存器的标志位是（ A ）A.ZF B.OFC.SF D.CF5.指令顺序执行时，提供下一-条指令地址的寄存器是（ B ）A.指令寄存器 B.程序计数器C.通用寄存器 D.标志寄存器6.MIPS计算机的汇编指令“add$s1,$s2,$s3”的功能是（ A ）A.$s1=$s2+$s3 B.$s2=$s1+$s3C.$s3=$s1+$s2 D.$s3=$s1&$s27.有一个8MB的主存储器，按字节编址，需要寻址的地址线条数是（ C ）A.3条 B.13条C.23条 D.33条8.对硬盘上信息的存取采用（ B ）A.ROM方式 B.DAM方式C.SAM方式 D.RAM方式9.
3、鼠标接口应选用（ C ）A.程序直接控制方式 B.DMA控制方式C.中断控制方式 D.既可选用中断控制方式又可选用DMA控制方式10.在多重中断方式下，若外设向CPU提出新的中断请求，则CPU（ C ）A.一定会响应 B.一定不会响应C.响应优先级更高的中断请求 D.响应优先级更低的中断请求二、填空题:本大题共15空，每空1分，共15分。11.在计算机系统中，常用的进位记数制有二进制、（ 八 ）进制、（ 十 ）进制和（ 十六 ）进制。12.定点数编码表示方法主要有以下4种:原码、（ 补码 ）、（ 反码 ）和（ 移码 ）。13.MIPS指令采用三种指令格式，分别是R-型指令、（ I-型指令 ）和
4、（ J-型指令 ）。14.指令流水线在有些情况下会发生流水线冒险，包括结构冒险、（ 数据冒险 ）和（ 控制冒险 ）。15.虚拟存储器分成三种不同类型:分页式、（ 分段式 ）和（ 段页式 ）。16.系统总线通常由（ 数据 ）线（ 地址 ）线和（ 控制 ）线等三组线构成。三、名词解释题:本大题共5小题，每小题3分，共15分。17.数据通路：是指指令执行过程中数据所流经的部件，其中包括各类运算部件。18.机器数：将数值数据在计算机内部编码表示的数称为机器数。19.小端方式：小端方式将数据的最 高有效字节MSB存放在高地址中，将最低有效字节LSB存放在低地址中。20.寄存器直接寻址：指令中给出的是操作
5、数所在的寄存器编号，操作数在寄存器中，这种寻址方式称为寄存器直接寻址。21.中断嵌套：中断系统允许CPU在执行某个中断服务程序时，被新的中断请求打断。四、简答题:本大题共4小题，每小题5分，共20分。22.浮点加减运算需要经过哪几个主要步骤?答：浮点加减运算要经过以下几个主要步骤：对阶、尾数相加减、规格化、尾数舍入和溢出判断等。23.转移指令和调用(转子)指令的区别是什么?答：转移指令和调用（转子）指令的区別在于执行调用（转子）指令时必须保存下条指令的地址（即返回地址）;调用（转子）指令用于过程调用或函数调用，当被调用过程执行结束时，根据返回地址返回到调用过程继续执行，而转移指令则不返回执行，
6、因而无需保存返回地。24.什么是指令周期?不同指令的指令执行周期是否一致?答：CPU取出并执行一条指令的时间为一个指令周期，可分为取指令、读操作数、执行并写结果等多个基本工作周期;不同指令的指令执行周期一般不一致，主要与操作数寻址方式以及存结果的地址等有关。25.在中断响应周期中，通过执行一条隐指令，可以完成哪几项操作?答：在中断响应周期中，通过执行一条隐指令，可以完成的操作是：(1)关中断：将中断允许标志置为禁止状态;(2)保护断点：将PC和PSW送入栈或特殊寄存器;(3)识別中断源并转中断服务程序：通过某种方式，获得优先级最高的中断源所对应的中断服务程序的首地址和初始PSW，并分別送PC和
7、PSWR。五、计算题:本大题共3小题，第26、27小题各6分，第28小题4分，共16分。26.假设某个频繁使用的程序P在机器MI.上运行需要1SS,MI的时钟频率为2GH。设计人员想开发一台与MI具有相同ISA的新机器M2。采用新技术可使M2的时钟频率增加，但同时也会使CPI增加。假定P在M2上执行时的时钟周期数是在M1上的3倍，则M2的时钟频率至少达到多少才能使程序P在M2上的运行时间缩短为10S?答：程序P在机器M1上的时钟周期数为CPU执行时间时钟频率=15S2GHz=30G因此，程序P在机器M2上的时钟周期数为330GHz=90G要使程序P在M2上的运行时间缩短为10S，则M2的时钟频
8、率至少应为程序所含时钟周期CPU执行时间=90G10S=9GHz。27.将十进制数160转换为IEEE754的单精度(32位)浮点数格式，要求最后格式用十六进制数表示。注:IEEE754单精度(32位)浮点数的计数公式为(-1)*x1.fx2-12，其中符号位1位，阶码8位，尾数23位。答：(1)将十进制数转换成二进制数（160）10=（10100000）2(2)规格化二进制数移动小数点，使其在第1,2位之间：10100000=1.010000027(3)计算移码表示的阶码E=偏置值+阶码真值阶码真值e=7，偏置值=127阶码E=(127+7)10=(134)10=(10000110)2(4)
9、以单精度(32位)浮点数格式存储该数符号位S=0阶码E=10000110尾数f=0100000，0000000000000000得到32位浮点数的进制存储格式为：0 10000110010 0000 0000 0000 0000 0000(5)16进制数格式为：（43200000）1628.假定某同步总线在一个总线时钟周期内传送一个16字节的数据，总线时钟频率为80MHz,则总线带宽是多少?如果总线宽度改为256位，一个时钟周期能传送两次数据，总线时钟频率为200MHZ,则总线带宽是多少?答：根据总线的总带宽计算公式:B=WF/N则本题所述总线的总带宽为：B=16B80MHZ/1=1280MB
10、/s改进后，总线的总带宽为：B=（256/8）B200MHZ/0.5=12800MB/s六、综合题:本大题共2小题，每小题12分，共24分。29.某计算机主存地址空间大小64MB,按字节编址。主存与cache之间采用直接映射方式，块大小为2K字节。cache数据区大小为64KB。(1)该cache共有多少行?(2)主存地址需多少位?如何划分?要求说明每个字段的含义、位数和在主存地址中的位置。答：(1)每2K字节数据块在cache中占一行，故64KBcache被划分为64KB2KB=32行(2)64MB=226B,故主存地址长度为26位被划分成以下三个字段：标记+cache行号+块内地址由于块大
11、小为2KB=211B，所以块内地址为11位，即主存地址的低11位。Cache行数为64=26所以cache行号需要6位，即主存地址的中间6位。主存地址总长26位，所以标记部分为26-11-6=9位，即主存地址的高9位。说明：也可以用图表示地址分配30.某计算机字长16位，采用16位定长指令格式，部分数据通路结构如题30图所示。假设MAR的输出一直处于使能状态。(1)逻辑指令“ANDR2,(R1)”在执行阶段需要多少个节拍?该指令功能为RR2-RR2ANDMRR1。(2)写出每个节拍的有效控制信号和功能。答：(1)需要4个或5个节拍(2)控制信号 功能R1out,MARin MAR（R1）MemR MDRM（MAR）MDRout,Yin Y（MDR）R2out,AND Z（Y）AND（R2）Zout,R2in R2（Z）说明：如果答案为4个节拍，则将第2行与第3行合并为一行（一个节拍）。
