1、v1.总线定义：总线就是各种信号线的集合，总线是计算机中传输数据信号的通道，即是计算机各部件之间传送数据、地址和控制信息的公共通路。v2总线特点：分时、共享。v总线的分类v1.按相对于CPU或其它芯片的位置，总线可分为：v片内总线(Internal Bus)v片外总线(External Bus)。v前者是CPU内部寄存器之间和算术逻辑部件ALU与控制部件之间传输数据所用的总线，即芯片内部的总线；后者是CPU与内存RAM、ROM和输入/输出设备接口之间进行通讯的通路。v2.按总线的功能可分为：地址总线（ABus）、数据总线（DBus）、控制总线（CBus）。地址总线上传送地址信号，总线主控用地址
2、信号指定其需要访问的部件（如外设、存储器单元）。总线主控发出地址信号后，总线上的所有部件均感受到该地址信号，但只有经过译码电路选中的部件才接收主控的控制信号，并与之通信。地址总线是单向的，即地址信号只能由总线主控至从控。地址总线也是三态的，非主控部件不能驱动地址总线。v数据总线数据总线上传送数据信息，数据总线是双向的，数据信息可由主控至从控（写），也可由从控至主控（读）。数据总线是三态的，未被地址信号选中的部件，不驱动数据总线（其数据引脚为高阻）。数据总线的根数称为总线的宽度。16位总线，指其数据总线为16根。v控制总线控制总线上传送一个部件对另一个部件的控制信号。在总线上，可以控制其他部件的
3、部件称为总线主控或主控(bus master)，被控部件称为从控(slave)根据不同的使用意义，有的为双向,有的为三态，有的非三态v3.按总线的层次结构可分为：v(1)CPU总线，包括地址线(CAB)、数据线(CDB)和控制线(CCD)，它用来连接CPU和控制芯片。v(2)存贮总线，包括地址线(MAB)、数据线(MDB)和控制线(MCD)，用来连接存储控制器和DRAM。v(3)系统总线，也称为I/O通道总线，包括地址线(SAB)、数据线(SDB)和控制线(SCB)（即数据总线、地址总线和控制总线）v(4)外部总线：用来连接外设控制芯片，如主机板上的I/O控制器和键盘控制器。包括地址线(XAB
4、)、数据线(XDB)和控制线(XCB)。v4.按总线在微机系统中的位置可分为：v(1)机内总线:上面介绍的各类都是机内总线。v(2)机外总线（Peripheral Bus 外设总线）:指与外部设备接口的总线，实际上是一种外设的接口标准。vPC系列机上采用的总线标准：vISA 工业标准体系结构v (Industrial Standard Architecture)vEISA 扩展工业标准体系结构v (Extended Industrial Standard Architecture)vVESA 视频电气标准协会(又称VL-bus)v (Video Electronics Standards As
5、sociation)vPCI 外部设备互连 v (Peripheral Component Interconnect)vUSB 通用串行总线(Universal Serial Bus)vAGP 图形加速端口(显卡专用线)(Accelerated Graphics Port)表2.1.1 ISA、EISA、PCI总线比较ISAISA总线总线2424位地址线可直接寻址的内存容量为位地址线可直接寻址的内存容量为16MB16MB8/168/16位数据线位数据线最大位宽最大位宽1616位位(bit)(bit)最高时钟频率最高时钟频率8MHz8MHz最大稳态传输率最大稳态传输率16MB/s16MB/sEI
6、SAEISA总线总线3232位地址域直接寻址范围为位地址域直接寻址范围为4GB4GB3232位数据线位数据线最大时钟频率最大时钟频率8.3MHz8.3MHz最大稳态传输率最大稳态传输率 33MB/s33MB/sPCIPCI总线总线3232位位/64/64位地址位地址/数据复用数据复用总线时钟频率总线时钟频率33.3MHz/66MHz33.3MHz/66MHz最大数据传输速率最大数据传输速率133MB/s133MB/s时钟同步方式时钟同步方式与与CPUCPU及时钟频率无关及时钟频率无关总线宽度总线宽度 3232位（位（5V5V）/64/64位（位（3.3V3.3V）v 由于目前的一些新型接口标准
7、，如USB、IEEE1394等，允许同时连接多种不同的外设，因此也把它们称为外设总线。此外，连接显示系统的新型接口AGP，由于习惯上的原因（原来的显示卡插入ISA或者PCI总线插槽中），也被称为AGP总线，但是实际上它应该是一种接口标准。v1.IEEE 1394总线v IEEE 1394是一种串行接口标准，这种接口标准允许把计算机、外部设备、各种家用电器非常简单地连接在一起。从IEEE 1394可以连接多种不同外设的功能特点来看，也可以称为总线，即一种连接外部设备的机外总线。v IEEE 1394的原型是运行在Apple Mac电脑上的Fire Wire(火线)，由IEEE采用并且重新进行了规
8、范。它定义了数据的传输协定及连接系统，可用较低的成本达到较高的性能，以增强电脑与外设（如硬盘、打印机、扫描仪），与消费性电子产品（如数码相机、DVD播放机、视频电话等）的连接能力。v由于要求相应的外部设备也具有IEEE1394接口功能才能连接到1394总线上，所以直到1995年第3季度Sony推出的数码摄像机加上了IEEE接口后，1394才真正引起广泛的注意。v机外总线将改变当前电脑本身拥有众多附加插卡、连接线的现状，它把各种外设和各种家用电器连接起来。电脑也成为一种普通的家电。v 2.USB总线v USB(Universal Serial Bus)称为通用串行总线，是由Compaq、DEC、
9、IBM、Intel、Microsoft、NEC和NT(北方电讯)七大公司共同推出的新一代接口标准。它和IEEE 1394一样，也是一种连接外围设备的机外总线。根据USB规范，USB传送速度可达12Mb/s(每秒12兆位)，除了可以与键盘、鼠标、MODEM等常见外设连接外，还可以与ISDN(综合业务数据网)、电话系统、数字音响、打印机/扫描仪等低速外设连接。v从性能上来看，USB在很多方面不如IEEE 1394，但是由于USB有着IEEE 1394无法比拟的价格优势，在一段时间内USB将与IEEE 1394共存，分别管理低速和高速外设。v有关UBS更详细内容将在串行接口章节中介绍。v3.AGP（
10、Accelerated Graphics Port）vAGP是一种为了提高视频带宽而设计的总线规范。因为它是点对点连接，即连接控制芯片和AGP显示卡，因此严格说来，AGP不能算是总线，而是一种接口标准，它在主内存与显示卡之间提供了一条直接的通道，使得3D图形数据不通过PCI总线，而直接送入显示子系统。这样就能突破由于PCI总线形成的系统瓶颈，从而实现了以相对低价格来达到高性能3D图形的描绘功能以提高计算机对图像的处理能力。目前的主板产品大多支持AGP。v本章第三节将进一步介绍AGP的有关技术指标。v总线的主要参数v1.总线的带宽v总线的带宽指的是一定时间内总线上可传送的数据量，即我们常说的每秒
11、钟传送多少MB(兆字节)的最大稳态数据传输率。v2.总线的位宽v总线的位宽指的是总线能同时传送的数据位数，即我们常说的32位、64位等总线宽度的概念。v3.总线的工作时钟频率v 总线的工作时钟频率以MHz为单位。工作频率越高则总线工作速度越快，也即总线带宽越宽。v总线位宽越宽、总线工作时钟频率越高则总线带宽越大。当然，单方面提高总线的位宽或工作时钟频率都只能部分提高总线的带宽，并容易达到各自的极限。只有两者配合才能使总线的带宽得到更大的提升。v例如ISA总线,传送数据宽度是8/16位（1/2字节），总线时钟频率固定为8.33MHz，每2个时钟周期完成一次数据的传送。v总线的带宽(最大稳态数据传
12、输率)v =8.33MHz2Bytes2Cycles=8.33MB/Sv最大数据传输速率：v =总线时钟频率数据字节数v =8.33MHz2Bytes=16MB/Sv2.2.1 总线的仲裁v连接到总线上的功能模块有主动和被动两种形态。如CPU模块，它在不同的时间可以用做主方，也可用做从方；而存储器模块只能用做从方。主方可以启动一个总线周期，而从方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。v除CPU模块外，IO功能模块也可提出总线请求。为了解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下
13、一次主方。v 对多个主设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁。例如，在多处理器系统中对各CPU模块的总线请求采用公平的原则来处理。v对IO模块的总线请求采用优先级策略。被授权的主方在当前总线业务一结束，即接管总线控制权，开始新的信息传送。v主方持续控制总线的时间称为总线占用期。v仲裁方式分为集中式仲裁和分布式仲裁两类。v2.2.1.1 集中式仲裁 v(1)链式查询方式v主要特点是：总线授权信号BG串行地从一个I/O接口传送到下一个IO接口。假如BG到达的接口无总线请求，则继续往下查询；假如BG到达的接口有总线请求，BG信号便不再往下查询。这意味着该IO接口就获得了总线控制权。
14、v排列在链首的设备具有最高优先级，在链末的设备优先级越低。因此，链式查询是通过安排接口设备的先、后位置来实现优先级排队的。v链式查询方式的优点：只用很少几根线就能按一定优先次序实现总线仲裁，并且这种链式结构很容易扩充设备。v缺点1：对询问链的电路故障很敏感，如果第i个设备的接口中有关链的电路有故障，那么第i个以后的设备都不能进行工作。v缺点2：优先级是固定的，如果优先级高的设备出现频繁的请求时，那么优先级较低的设备可能长期不能使用总线。工作原理：总线上的任一设备要求使用总线时，通过工作原理：总线上的任一设备要求使用总线时，通过BRBR线发出总线线发出总线请求。中央仲裁器接到请求信号以后，在请求
15、。中央仲裁器接到请求信号以后，在BSBS线为线为“0”0”的情况下让的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备将设备地址相一致时，该设备将BSBS线置线置“1”1”，获得了总线使用权，获得了总线使用权，此时中止计数查询。此时中止计数查询。v优点：每次计数可以从“0”开始，也可以从中止点开始。如果从“0”开始，各设备的优先次序与链式查询法相同，优先级的次序是固定的。如果从中止
16、点开始，则每个设备使用总线的优先级相等。计数器的初值也可用程序来设置，这就可以方便地改变优先次序 v缺点：增加了连线数量 每一个共享总线的设备均有一对总线请求线每一个共享总线的设备均有一对总线请求线BRBRi i和总线授和总线授权线权线BGBGi i。当设备要求使用总线时，便发出该设备的请求信号。中央当设备要求使用总线时，便发出该设备的请求信号。中央仲裁器中有一个排队电路，它根据一定的优先次序决定首仲裁器中有一个排队电路，它根据一定的优先次序决定首先响应哪个设备的请求，给设备以授权信号先响应哪个设备的请求，给设备以授权信号BGBGi i。v优点1：仲裁请求响应时间快。v优点2：对优先次序的控制
17、相当灵活。它可以预先固定，例如BR0优先级最高，BRl次之BRn最低；也可以通过程序来改变优先次序；还可以用屏蔽(禁止)某个请求的办法，不响应来自无效设备的请求。v当代总线标准普遍采用独立请求方式。v不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。v当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消本身的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。v是以优先级仲裁策略为基础的一种仲裁方式。总线的定时1 1同步定时同步定时2 2异步定时异步定时3 3半同步定时半同
18、步定时4 4分离方式定时分离方式定时 在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定。总线周期是固定的，每次传送一旦开始，主、从设备都必须严格按照时间规定完成相应的动作。v现代微机中的PCI总线就是同步方式总线。v全部系统模块由单一时钟信号控制。v优点1：电路设计比较简单；v优点2：完成一次传输的时间很短，它不允许主从设备间有等待，适合于高速设备的数据传输。v缺点：它不能满足高/低速设备在同一系统中的使用。否则，只能按最慢的设备来确定总线周期长短或频带，这样高速设备只能按照低速设备的速度来进行数据传输，使整个系统性能下降。v数据采用“应答式”传输。v无系统时钟信号，而是靠“请求”
19、（REQ）和“应答”（ACK）两根信号线来协调传输过程。v连接任何外部设备都不需要考虑该设备的速度，它根据模块的响应速度自动调整响应时间。v异步方式的应答关系完全互锁，REQ和ACK两个信号是有制约关系的。主设备的请求使REQ有效，由从设备的ACK来响应；ACK有效，允许主设备撤消REQ,只有REQ撤消，最后才撤消ACK；只有ACK已经撤消，才允许下一传输周期的开始，这保证了数据传输的可靠性。v优点：总线周期长度可变。v不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。v缺点1：增加总线的复杂性和成本。v缺点2：不管从模块的速度，每完成一次传输，主、从模块之间的互
20、锁控制信号都要经过4个步骤，即请求、响应、撤消请求和撤消响应，它的传输延迟是同步传输的两倍。因此，异步方式比同步方式要慢，总线的频带窄，总线传输周期长。v综合同步和异步传送的优点，是两者混合的传送方式。v从总体上看，它是一个同步系统，仍用系统时钟来定时，利用某个脉冲的上升沿或下降沿判断某一个信号的状态，使得传输操作与时钟同步。v为了克服同步方式的缺点，它允许两个速度不同的设备使用像异步方式那样的传输。为此，设置了一条“等待”(WAIT)或“就绪”(READY)信号线。v对可以严格按照时钟规定进行传送的两个高速设备的传输，等待信号无效，依然按照同步方式传输。v如果从模块是慢速设备，没有准备好数据
21、传输，从模块会使得WAIT信号有效或READY信号无效，系统用一个适当的状态时钟沿检测这个信号线。如果是WAIT有效(或READY无效)，就自动将总线周期延长一个时钟周期，强制主模块等待。下一个时钟周期继续检测这个信号线，直到检测到WAIT信号无效(或READY信号有效)才不再延长总线周期。这种方法像异步方式那样能使不同速度的设备同时在系统中做数据传输。v但WAIT信号不是互锁的，而是单方向的状态传递，这是和异步方式的不同之处。v 在总线读周期的寻址阶段，到数据传送阶段，有一个短暂的时间间隔，用于从模块执行读命令（取出数据）。此时的总线是空闲的。v 可以想办法把这总线的空闲时间也利用起来。v将
22、读周期分为两个分离的子周期。v第一个子周期为寻址阶段，当有关的从模块从总线上得到主模块发出的地址、命令及有关信息后，立即和总线断开，以便其他模块可以使用总线。v等到从模块准备好数据后，启动第二个子周期，由该模块申请总线，获准后，将数据发送给原来请求数据的主模块。v两个子周期均采用同步方式传送，在占用总线的时候，进行高速的信息传输。v 分离式传输很适合有多个主模块(如多个处理器或多个DMA设备)的系统。v当代的总线标准大都能支持以下四类模式的数据传送：v 1读、写操作 读操作是由从方到主方的数据传送；写操作是由主方到从方的数据传送。一般，主方先以一个总线周期发出命令和从方地址，经过一定的延时再开
23、始数据传送总线周期。为了提高总线利用率，减少延时损失，主方完成寻址总线周期后可让出总线控制权（分时方式），以使其他主方完成更紧迫的操作。然后再重新竞争总线，完成数据传送总线周期。v 块传送操作 只需给出块的起始地址，然后对固定块长度的数据一个接一个地读出或写入。对于CPU(主方)存储器(从方)而言的块传送，常称为突发式传送，其块长一般固定为数据线宽度(存储器字长)的4倍。例如一个64位数据线的总线，一次突发式传送块长可达256位。v3写后读、读修改写操作 只给出地址一次，或进行先写后读操作，或进行先读后写操作。前者用于校验目的，后者用于多道程序系统中对共享存储资源的保护。这两种操作和突发式操作
24、一样，主方掌管总线直到整个操作完成。v 4广播、广集操作 一般而言，数据传送只在个主方和一个从方之间进行。但有的总线允许一个主方对多个从方进行写操作，这种操作称为广播。与广播相反的操作称为广集，它将选定的多个从方数据在总线上完成AND或OR操作，用以检测多个中断源。v总线标准的内容v机械规范：v 规定总线的根数、插座形状、引脚排列等。v 功能规范：v 规定总线中每根线的功能。v 从功能上，总线分成三组：地址总线、数据总线、控制总线。v 电气规范：v 规定总线中每根线的传送方向、有效电平范围、负载能力等。v 时间规范：v 规定每根线在什么时间有效，通常以时序图的方式进行描述。v采用标准总线的优点
25、v便于采用模块化设计方法,简化系统设计v厂家面向总线设计各种插件板，产品具有通用性，v用户可灵活选购必要的插件板构成所需的系统。v 便于系统的扩充和升级v一个插件板只要满足总线标准，v就可连接到带有这种总线标准的计算机系统中。v加插功能卡 扩充系统功能v研制新的插件板 更新系统功能v总线体系结构v单总线体系结构v 指微机中所有模块都连接在单一总线上。v 如早期的IBM PC、XT机：采用IBM PC/XT总线v多总线体系结构v 指微机中采用多种总线，v 各模块按数据传输速率的不同，连接不同的总线上。v如Pentium 微机:内部有 ISA、PCI、AGP等。v总线的发展趋势v不断提高传输速率几
26、MB/s 几百MB/sv不断降低功耗v 电源5.0V 3.0V 1.6V;v采用休眠技术v智能化、层次化v支持即插即用;v多总线结构v v1、ISA总线v ISA（Industry Standard Architecture工业标准体系结构）总线是早期比较有代表性的总线。v IBM公司推出 PC/XT和PC/AT个人计算机后，IEEE（Institute of Electronic and Electronic Engineers 电气电子工程师协会）在1987年定义了工业标准体系结构（ISA），将PC/XT总线定义为8位ISA，将PC/AT总线定义为16位ISA。vISA总线具有以下特点：v
27、既支持8位数据操作，也支持16位数据操作；v可以将PC/AT总线和PC/XT总线的运行速度提升至8MHz；v提供了1KB的I/O空间、15级的硬件中断、7级的DMA通道、8个设备的负载能力；v总线中的地址、数据线采用非多路复用形式，使系统的扩展设计更为简便；v是一种多主控设备总线，除主CPU外，DMA控制器、DRAM刷新控制器、带处理器的智能卡都可成为ISA的主控设备；v由于IBM PC机广泛流行，可供选择的ISA插件卡品种较多，这有利于用户根据需要快速构成相应的微型计算机应用系统。v2、EISA总线v EISA（Extended Industry Standard Architecture扩
28、展的工业标准体系结构）总线是扩展的ISA总线。1989年，以Compaq公司为代表的9家公司，在ISA总线的基础上，联合推出了EISA总线。在当时，尽管数据总线宽度被增加到32位，但EISA总线的时钟速度仍然维持在8MHz，这导致了这种互连结构标准逐渐地被减少使用。但是，更新以后的VESA局部总线和PCI总线均工作在更高的速度之下，它们现在可以在33MHz的频率下工作。vEISA总线的特点v（1）用于32 位微机中，可寻址4GB的存储空间，也支持64KB的I/O端口寻址。v（2）具有32位数据线，保证了系统性能的提高，使最大数据传输速率达33 MB/S。v（3）支持多处理器结构，支持多主控总线
29、设备，具有较强的I/O扩展能力和负载能力。v（4）具有自动配置功能，可以根据配置文件自动地初始化，配置系统板和多扩展卡。v（5）扩展了DMA的范围和传输速度，支持7个DMA通道，DMA数据传输既可在ISA方式下也可在EISA方式下进行。v（6）采用同步数据传送协议，可支持常规的一次传送，也可支持突法方式即高速分组传送。v3、VESA总线v VESA（Video Electronics Standards Association 视频电子标准协会）总线是一种32位接口的局部总线，通常称为VL总线。vVESA局部总线工作频率可以达到33MHz，常用在需要高速数据传输的系统。v 与EISA总线一样，
30、VESA局部总线也是ISA总线的扩展，不同之处在于VESA局部总线没有在16位ISA总线连接器上增加任何器件，而是在16 位ISA总线连接器的后面增加了第3个连接器，即VESA连接器。v VESA局部总线上的连线与EISA总线卡非常相似，VESA局部总线还包括一个32位地址和数据总线，用于将存储器和I/O设备连接到微处理器上。v4、PCI总线v PCI（Peripheral Component Interconnect 外部组件互连）总线是目前最常用的系统总线。该总线是专门为Pentium系列芯片设计的。v PCI V2.0版本支持32/64位数据总线，总线时钟为2533MHz，数据传输率达1
31、32264MB/s。v 1995年推出的PCI V2.1版本支持64位数据总线，总线速度为66MHz，最大数据传输率达528MB/s。vPCI总线的特点采用数据线和地址线复用结构，目标设备可用47引脚，总线主控设备可用 49引脚。提供5V和3.3V两种工作信号环境，可在两种环境中根据需要进行转换。允许32位与64位器件相互协作。允许PCI局部总线扩展卡和元件进行自动配置，提供了即插即用的能力。PCI总线独立于处理器，它的工作频率与CPU时钟无关，可以支持多机系统。PCI总线具有良好的兼容性，可支持ISA、EISA、MCA、SCSI、IDE等多种总线。v5、AGP总线v 为了解决高速视频或高品质
32、画面的显示，Intel公司在1997年推出了高速图形接口的局部总线标准AGP总线。AGP总线是对PCI总线的扩展和增强，但AGP接口只能为图形设备独占，不具有一般总线的共享特性。采用AGP接口允许显示数据直接取自系统主存储器，而无需先预取至视频存储器中。vAGP总线的主要特点如下：v（1）具有双重驱动技术，允许在一个总线周期内传输两次数据。v（2）在总线上可实现地址/数据多路复用，把32位的数据总线给图形加速器使用。v（3）通过内存请求流水线技术对各种内存请求进行排队来减少延迟，一个典型的排队可处理12个以上的请求，大大加快了数据传输的速度。v（4）把图形接口绕行到AGP通道上，解决了PCI带
33、宽问题，使PCI有更多的能力负责其它数据传输。v其他总线介绍vUSB总线v1.USB总线的特点v USB的全称是通用串行总线（Universal Serial Bus），它是一种支持即插即用的新型串行接口。USB要比标准串行接口快得多，其数据传输率可达4Mbps12Mbps。USB除了具有较高的数据传输率外，它还可以为外设提供支持。vUSB总线具有以下特点：v（1）为所有的USB外设提供了单一的、易于操作的连接类型。v（2）排除了对鼠标、调制解调器、键盘和打印机不同接口的需求。v（3）支持热插拔。v（4）支持PNP（Plag and Play）即插即用。v（5）在设备供电方面提供了灵活性。v（
34、6）USB传输线能够提供100mA的电流，而带电源的USB Hub使得每个接口可以提供500 mA的电流。v（7）USB V1.1规范提供全速12Mbit/s的模式和低速1.5Mbit/s的模式，USB V2.0规范提供高达480Mbit/s的数据传输速率，可以适应各种不同类型的外设。v（8）针对突然发生的非连续传输设备，如音频和视频设备，USB在满足带宽的情况下才进行该类型的数据传输。v（9）为了适应各种不同类型外围设备的要求，USB提供了4种不同的数据传输类型。v（10）USB使得多个外围设备可以跟主机通信，最多支持127个设备。由于电脑的USB接口有限，必须使用USB HUB增加分支，根
35、据规范USB Hub最多可提供7个分支。vIEEE1394v IEEEl394是一种高性能的串行总线。应用范围主要是那些带宽要求超过100Kbit/s的硬盘和视频外设。利用同样的四条信号线，IEEE1394即可以同步传输，也可以支持异步传输。这四根信号线分为差模时钟信号线对和差模数据线对。v IEEE1394规范得到了很好的定义，而且基于IEEE规范的产品也出现在了市场上。目前，IEEE1394解决方案的价位被认为可以同SCSI磁盘接口相竞争，但它不适用于一般的桌面连接。vIEEE1394的特点v IEEEl394是一种新型的高速串行总线，它具有以下显著的特点：v（1）高传输速率v（2）采用同
36、步传输和异步传输两种数据传输模式。v（3）可以实现即插即用并支持热插拔v 上述特点使它可广泛地应用于多媒体声卡、图像和视频产品、打印机、扫描仪的图像处理等方面，尤其是磁盘阵列、数字照相机，显示器和数字录像机等。IBM PC/XT总线插槽引脚信号电源及其他电源及其他10根：根：OSC CLK 5V 12V GND状态线状态线3根根：I/O CH CK I/O CH RDY CARD SLCTD地址线地址线20根根 A0A19地址总线，单向输出，由CPU或DMAC发出数据线数据线8根根 D0D7 数据总线，双向输出控制线控制线21根根IBM PC/XT总线插槽引脚信号总线插槽引脚信号GNDRESE
37、T+5VIRQ2-5VDRQ2-12V+12VGNDMEMWMEMRIOWIORDACK3DRQ3DACK1DRQ1DACK0CLOCKIRQ7IRQ6IRQ5IRQ4IRQ3DACK2T/CALE+5VOSCGNDI/O CH CKD7D6D5D4D3D2D1D0I/O CH RDYAENA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 总线控制器8288发出:ALE 地址锁存允许信号MEMR 存储器读控制信号 MEMW 存储器写控制信号IOR I/O端口读控制信号IOW I/O端口写控制信号 外设发向8259A:IRQ2IRQ7 中断请求
38、信号 IBM PC/XT总线插槽引脚信号总线插槽引脚信号GNDRESET+5VIRQ2-5VDRQ2-12V+12VGNDMEMWMEMRIOWIORDACK3DRQ3DACK1DRQ1DACK0CLOCKIRQ7IRQ6IRQ5IRQ4IRQ3DACK2T/CALE+5VOSCGNDI/O CH CKD7D6D5D4D3D2D1D0I/O CH RDYAENA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 v 与DMAC有关的信号v AEN 地址允许信号，v 由DMAC 发出，切除CPU对总线的控制 为1时，DMAC控制总线 为0时，CPU
39、 控制总线v DRQ1 DRQ3 通道13 DMA请求信号 v DACK0 DACK3 通道03 DMA响应信号v T/C 计数结束信号v RESET 复位驱动信号，单向输出IBM PC/XT总线插槽引脚信号总线插槽引脚信号GNDRESET+5VIRQ2-5VDRQ2-12V+12VGNDMEMWMEMRIOWIORDACK3DRQ3DACK1DRQ1DACK0CLOCKIRQ7IRQ6IRQ5IRQ4IRQ3DACK2T/CALE+5VOSCGNDI/O CH CKD7D6D5D4D3D2D1D0I/O CH RDYAENA19A18A17A16A15A14A13A12A11A10A9A8A
40、7A6A5A4A3A2A1A0 假设假设 (DS)=3000H,(BX)=500CH,(3500CH)=9AH 执行执行 MOV AL,BX T1T2T3T4A19A0D7D0ALECLKMEMRv信号变化过程：v A19A0上出现有效信号0011 0101 0000 0000 1100(由CPU发出)v ALE上出现正脉冲信号v MEMR 变低v D7D0 上出现有效信号1 0 0 1 1 0 1 0(由内存送出)v MEMR变高,数据进入AL例例 假设假设 (DS)=4000H,(DI)=301EH,(AL)=87H MOV DI，ALT1T2T3T4ALEA19A0CLKMEMWD7D0
41、v信号变化过程 v A19A0上出现有效信号 0100 0011 0000 0001 1110(由CPU发出)v ALE上出现正脉冲信号v MEMW 变低v D7D0 上出现有效信号1 0 0 0 01 1 1(由CPU发出)v MEMW变高,数据写入 43000H内存单元v1、IO端口的寻址方式v2、IO端口地址译码vI/O端口：通常把I/O接口电路中能被CPU直接访问的寄存器或某些特定的器件称为端口，I/O端口的编号称为端口地址。vI/O接口寄存器或部分端口线与I/O设备直接相连，完成数据、状态及控制信息的交换。这样I/O操作实际上转化为对I/O端口的操作，即CPU所访问的是与I/O设备相
42、关的端口，而不是I/O设备本身。v端口地址编址方式v统一编址：从存储空间中划出一部分地址空间分配给I/O设备，而把I/O接口中的端口当作存储器单元一样进行访问。v优点：v1、对I/O接口的操作与对存储器的操作完全相同，任何存储器操作指令都可以用来操作I/O接口，而不必使用专用的I/O指令。v2、可以使外设数目或I/O寄存器数目几乎不受限制，而只受总存储容量的限制，从而大大增加系统的吞吐率。v3、使微机系统的读写逻辑简单。v缺点：v1、占用了存储器的一部分地址空间，使可用内存空间减少了。v2、访问内存的指令一般较长，执行速度慢。v3、为了识别一个I/O端口，必须对全部地址线译码，这样不仅增加了地
43、址译码电路的复杂性，而且使执行外设寻址的操作时间相对增加。v独立编址：将I/O端口单独编址而不和存储空间合在一起，即两者的地址空间是相互独立的，I/O结构不会影响存储器的地址空间。v处理器对I/O端口和存储单元的不同寻址是通过不同的读写控制信号IOR、IOW和MEMR、MEMW来实现的。v优点：v1、I/O端口地址不占用存储器地址空间。由于系统需要的I/O端口寄存器一般比存储器单元要少得多，比如设置256到1024个端口对一般微机系统已经足够，因此选择I/O端口只需用8到10根地址线即可。v2、由于I/O地址线较少，因此I/O端口地址译码简单，寻址速度快。v缺点：v1、专用I/O指令类型少，远
44、不如存储器访问指令丰富，使程序设计灵活性较差。v2、I/O操作通常只能在累加器和I/O端口之间进行，处理能力不如存储器影像方式强。v3、要求处理器提供存储器读/写及I/O端口读/写两组控制信号，增加了控制逻辑的复杂性，而且对CPU芯片引脚线的数目需求多。vI/O端口地址分配vIntel系列PC微机I/O地址线有16根，对应的I/O端口编址可达64K字节。但由于IBM公司当初设计微机主板及规划接口卡时其端口地址译码采用的是非完全译码方式，即只考虑了低10位地址线A9-A0，而没有考虑高6位地址线A15-A10，故其I/O端口地址范围是0000-03FFH，PC系统微机系统支持的端口数目是1024
45、个。v系统板上接口芯片的端口地址04004005FH05FH06006006FH06FH07007007FH07FH0F00F00FFH0FFH定时器定时器并行接口芯片（键盘接口）并行接口芯片（键盘接口）RT/CMOS RAMRT/CMOS RAM协处理器协处理器02002003FH03FH0A00A00BFH0BFH中断控制器中断控制器1 1中断控制器中断控制器2 200000001FH01FH0C00C00DFH0DFH08008009FH09FHDMADMA控制器控制器1 1DMADMA控制器控制器2 2DMADMA页面寄存器页面寄存器端口地址端口地址I/OI/O芯片名称芯片名称I/O接
46、口名称接口名称端口地址端口地址游戏控制卡游戏控制卡20020FH并行口控制卡并行口控制卡1 1并行口控制卡并行口控制卡2 237037FH27027FH串行口控制卡串行口控制卡1 1串行口控制卡串行口控制卡2 23F83FFH2F02FFH原型插件板原型插件板(用户可用）用户可用）30031FH同步通信卡同步通信卡1 1同步通信卡同步通信卡2 23A03AFH38038FH单显单显MDAMDA彩显彩显CGACGA彩显彩显EGA/VGAEGA/VGA3B03BFH3D03DFH3C03CFH硬驱控制卡硬驱控制卡软驱控制卡软驱控制卡1F01FFH3F03F7HPCPC网卡网卡36036FHv设计、
47、选定I/O端口地址时要注意：v (1)凡是被系统配置占用了的端口地址不能使用。v (2)从原则上讲，未被系统占用的地址用户都可以使用，但对计算机厂家申明保留的地址，不要使用，以免发生I/O端口地址重叠和冲突造成所设计的产品与系统不兼容。v (3)通常，用户可使用0300H031FH，这是PC系列微机留作实验卡用的。在用户可用的I/O地址范围内，为了避免与其他用户开发的接口控制卡发生地址冲突，最好采用地址开关。v1固定式端口地址译码 v从编程角度看，接口内部主要包括一个或多个CPU可以进行读/写操作的寄存器，又称为I/O端口。v各I/O端口由端口地址区分。1001 0101 (状态状态端口端口)
48、0110 1010(数据端口数据端口)1100 0110(控制端口控制端口)地址地址译码译码数据数据缓冲缓冲控制控制电路电路外外设设ABDBCBCPUv按存放信息（数据、状态、控制）的不同，I/O端口可分为三种类型v数据端口：用于存放CPU与外设间传送的数据信v状态端口：用于暂存外设的状态信息v控制端口：用于存放CPU对外设或接口的控制信息，控制外设或接口的工作方式。vCPU对外设输入/输出的控制，是通过对接口电路中各I/O端口的读/写操作完成。（1）译码电路的构成译码电路的构成74LS138 译码器译码器门电路：与门、非门、或门、与非门、或非门等 译码器：2-4线译码器 74LS139 3-
49、8线译码器 74LS1384-16线译码器 74LS154 等 可用门电路、译码器或者两者的组合实现。可用门电路、译码器或者两者的组合实现。A Y0B Y1C Y2 Y3 G1 Y4 G2A Y5G2B Y6 Y7（2 2）设计译码电路的方法）设计译码电路的方法 用门电路、译码器或两者组合实现满足此取值情况的电路。用门电路、译码器或两者组合实现满足此取值情况的电路。1.端口的选通信号通常为低电平有效端口的选通信号通常为低电平有效 2.除端口的地址信号除端口的地址信号A15A0参加译码外，参加译码外，（控制信号（控制信号IOW、IOR 、IO/M、AEN也可参加译码也可参加译码)译译码码电电路路
50、A0A1A14A15IORIOWAEN译码电路示意图译码电路示意图1 1）地址译码电路的作用）地址译码电路的作用作用：地址控制信号作用：地址控制信号 接口芯片的选择信号。接口芯片的选择信号。常用控制信号：常用控制信号：SBHESBHE、AENAEN、SBHE:SBHE:控制端口奇偶地址。控制端口奇偶地址。：控制是：控制是8 8位还是位还是1616位的位的I/OI/O端口。端口。AENAEN0 0：避免在：避免在DMADMA期间，由期间，由DMADMA控制器对这些以非控制器对这些以非DMADMA方式传送的方式传送的端口执行端口执行DMADMA操作。操作。：控制对端口的读。：控制对端口的读。：控制
