1、画逻辑电路图画逻辑电路图画全状态图，检查设计画全状态图，检查设计如不符合要求，重新设计如不符合要求，重新设计选触发器类型，求驱动方程、输出方程选触发器类型，求驱动方程、输出方程状态编码状态编码状态简化求最小化状态表状态简化求最小化状态表建立原始状态图建立原始状态图原始状态表原始状态表给定逻辑功能给定逻辑功能ZZ1CR2CP3D04D15D26D37CTT8GNDUCC 16CO 15Q0 14Q1 13Q2 1211CTP 10LD 9第五章 常用中规模时序模块及其应用第一节第一节 时序集成模块的国标符号时序集成模块的国标符号第三节第三节 寄存器寄存器第四节第四节 序列码发生器序列码发生器第五
2、节第五节 时序模块的应用时序模块的应用第二节第二节 计数器计数器55第五章 常用时序集成电路及其应用本章的教学目标1.理解计数器、寄存器的基本概念；理解计数器、寄存器的基本概念；2.学会通过功能表分析常用中规模模块的逻辑功能；学会通过功能表分析常用中规模模块的逻辑功能；3.掌握应用中规模模块分析和设计数字功能电路掌握应用中规模模块分析和设计数字功能电路.66第五章 常用时序集成电路及其应用本讲的教学内容v 时序模块的国标符号时序模块的国标符号v 四位二进制同步计数器四位二进制同步计数器v 四位二进制可逆计数器四位二进制可逆计数器77第五章 常用时序集成电路及其应用本讲的教学目标1.理解计数器的
3、基本概念；理解计数器的基本概念；2.掌握通过计数模块的功能表分析模块的功能；掌握通过计数模块的功能表分析模块的功能；3.掌握应用计数模块分析和设计所需电路的方法。掌握应用计数模块分析和设计所需电路的方法。88第五章 常用时序集成电路及其应用国际电工委员会标国际电工委员会标准准IEC617-12国家标准国家标准GB/T 4728.12-1996 优点：优点：少用或不用其它参考文件就能确定所少用或不用其它参考文件就能确定所描述的逻辑电路的功能性质。描述的逻辑电路的功能性质。第一节第一节 时序集成模块的时序集成模块的GB/T 4728.12-1996GB/T 4728.12-1996国标符号国标符号
4、99第五章 常用时序集成电路及其应用控制块控制块接收接收的输入信号有的输入信号有:控制输入控制输入置数、计数、置数、计数、移位、使能、移位、使能、清零及时钟。清零及时钟。控制块控制块产生产生的信号有的信号有:控制输出控制输出终止计数、终止计数、进位及借位。进位及借位。特点：特点：时序电路时序电路分成两个主要部分分成两个主要部分控制块控制块和和时序块时序块控制块控制块时序块时序块.第一节第一节 时序集成模块的时序集成模块的GB/T 4728.12-1996GB/T 4728.12-1996国标符号国标符号1010第五章 常用时序集成电路及其应用时序时序块块产生产生的信号的信号:数据输出数据输出计
5、数、移位状态计数、移位状态时序时序块接收的输入信号块接收的输入信号:数数据输入据输入.第一节第一节 时序集成模块的时序集成模块的GB/T 4728.12-1996GB/T 4728.12-1996国标符号国标符号1111第五章 常用时序集成电路及其应用第一节第一节 时序集成模块的时序集成模块的GB/T 4728.12-1996GB/T 4728.12-1996国标符号国标符号GB/T4728.12-1996相互关系功能相互关系功能 G 与与 V 或或 N 非非 Z 关联关联 C 控制控制 S 置位置位 R 复位复位 EN 使能使能 M 模式模式相互关系表示字母相互关系表示字母 功能功能不同形状
6、不同形状”与与”门的等价门的等价 一般情况下，输入在符号的一般情况下，输入在符号的左端，输出则在右端。左端，输出则在右端。&xyzxyz&“与与”运算相互关系运算相互关系用用“&”符号表示。符号表示。1212第五章 常用时序集成电路及其应用GB/T4728.12-1996相互关系功能相互关系功能 G 与与 V 或或 N 非非 Z 关联关联 C 控制控制 S 置位置位 R 复位复位 EN 使能使能 M 模式模式相互关系表示字母相互关系表示字母 功能功能输出与输入相输出与输入相“与与”xy1G1x&y字母字母G表示表示“与与”功能的关联功能的关联符号符号,输出端输出端“G1”1”的的“1”1”和和
7、输入端输入端“1”1”表示表示y和和x关联。关联。第一节第一节 时序集成模块的时序集成模块的GB/T 4728.12-1996GB/T 4728.12-1996国标符号国标符号1313第五章 常用时序集成电路及其应用第一节第一节 时序集成模块的时序集成模块的GB/T 4728.12-1996GB/T 4728.12-1996国标符号国标符号.ENV11xyGB/T4728.12-1996相互关系功能相互关系功能 G 与与 V 或或 N 非非 Z 关联关联 C 控制控制 S 置位置位 R 复位复位 EN 使能使能 M 模式模式相互关系表示字母相互关系表示字母 功能功能字母字母V V表示表示“或或
8、”功能的功能的关联关联符号符号。“V1”V1”表示输出表示输出x和输和输出端带有出端带有“1”1”的输出信号的输出信号y关联，并且是关联，并且是“或或”的相互的相互关系。关系。xy 1 用用EN表示使能输入，用表示使能输入，用于控制集成电路的工作。于控制集成电路的工作。1414第五章 常用时序集成电路及其应用第一节第一节 时序集成模块的时序集成模块的GB/T 4728.12-1996GB/T 4728.12-1996国标符号国标符号例：例：可预置可逆二进制计数器可预置可逆二进制计数器74169 正边沿触发，用正边沿触发，用“”表示。表示。CTRDIV16M1LOADM2COUNTM3UPM4D
9、OWN3,5CT=154,5CT=0G5G62,3,5,6+/C72,4,5,6-1,7D1248QAQBQCQDABCDRCOLOADU/DENTENPCLK四个模式四个模式:M1，M2，M3和和M4。M1模式为低电平有效，数模式为低电平有效，数据输入端的数据送到数据输据输入端的数据送到数据输出端。出端。数据输入端和数据输出端数据输入端和数据输出端进位或借位输出端进位或借位输出端总定性符位置：总定性符位置：CTR计数器计数器DIV16被被16整除的计数器。整除的计数器。74169741691515第五章 常用时序集成电路及其应用第一节第一节 时序集成模块的时序集成模块的GB/T 4728.1
10、2-1996GB/T 4728.12-1996国标国标符号符号CTRDIV16M1LOADM2COUNTM3UPM4DOWN3,5CT=154,5CT=0G5G62,3,5,6+/C72,4,5,6-1,7D1248QAQBQCQDABCDRCOLOADU/DENTENPCLK0000LOAD=0时，为时，为M1模式，关联模式，关联到数据输入端的到数据输入端的1，这时数据输，这时数据输入端的数据送到输出。入端的数据送到输出。如：当如：当ABCD=0000时，此时时，此时QAQBQCQD=0000。00001616第五章 常用时序集成电路及其应用第一节第一节 时序集成模块的时序集成模块的GB/T
11、 4728.12-1996GB/T 4728.12-1996国标国标符号符号CTRDIV16M1LOADM2COUNTM3UPM4DOWN3,5CT=154,5CT=0G5G62,3,5,6+/C72,4,5,6-1,7D1248QAQBQCQDABCDRCOLOADU/DENTENPCLKLOAD=1时，为时，为M2模式，为模式，为计数模式，计数模式，U/P为高电平时为为高电平时为加计数。加计数。ENT和和ENP为高电为高电平时，平时，CLK为上升沿，输出为上升沿，输出加加1。注意关联。注意关联。若原若原QAQBQCQD=0000，CLK上升沿后，输出为上升沿后，输出为0001。若原若原QA
12、QBQCQD=1110，CLK上升沿后，输出为上升沿后，输出为1111。“+”“+”表示加表示加1 1计数。计数。使用符号使用符号“/”与其他的控与其他的控制输入分隔制输入分隔。2，3，5，6代表代表与与各各种输入种输入M2，M3，G5和和G6相互关联。相互关联。00000001011111111717第五章 常用时序集成电路及其应用第二节 计数器一、计数器的概念一、计数器的概念用来计算用来计算输入脉冲数目输入脉冲数目的时序逻辑电路。的时序逻辑电路。它是用电路的它是用电路的不同状态来表示输入脉冲的不同状态来表示输入脉冲的个数个数。计数器计数器计数器的模计数器的模 计数器所能计算的脉冲数目的计数
13、器所能计算的脉冲数目的最大值最大值（即电路所能表示状态数目的最大值）。即电路所能表示状态数目的最大值）。1818第五章 常用时序集成电路及其应用二、计数器的分类二、计数器的分类按按触发器的翻转次序触发器的翻转次序，分为同步和异步计数器。，分为同步和异步计数器。按按进位制进位制，分为模二、模十和任意模计数器。，分为模二、模十和任意模计数器。按按逻辑功能逻辑功能，分为加法、减法和可逆计数器。，分为加法、减法和可逆计数器。按按集成度集成度，分为小规模与中规模集成计数器。，分为小规模与中规模集成计数器。第二节 计数器1919第五章 常用时序集成电路及其应用 部分常用集成计数器部分常用集成计数器 第二节
14、 计数器2020第五章 常用时序集成电路及其应用v 中规模异步计数器中规模异步计数器v 四位二进制可逆计数器四位二进制可逆计数器v 四位二进制同步计数器四位二进制同步计数器第二节 计数器2121第五章 常用时序集成电路及其应用第二节 计数器v 四位二进制同步计数器四位二进制同步计数器7416174161CTRDIV16CT=0M1M23CT=15G3G4C5/2,3,4+1,5D1248COCRLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3D0D1D2D3内部由四个主从内部由四个主从JK触发器和触发器和控制电路构成。控制电路构成。CTP、CTT：可作为使能端和：可作为使能端和多片级联使用
15、多片级联使用。控制块输出端控制块输出端3CT=15（既（既时序块输出时序块输出Q3 Q2 Q1 Q0=1111），其中），其中3关联关联G3端。端。G3为高电平，且为高电平，且Q3 Q2 Q1 Q0=1111 时，控制输出端时，控制输出端3CT=15端输出有效高电平。端输出有效高电平。用用CO表示。表示。2222第五章 常用时序集成电路及其应用 0 0 0 0 0 10 D3 D2 D1 D0 D3 D2 D1 D0 110 保持保持 11 0 保持保持111 1 计数计数74161功能表功能表第二节 计数器输输 入入 输输 出出CPCRLDCTPCTTD3 D2 D1 D0Q3 Q2 Q1
16、Q0v 四位二进制同步计数器四位二进制同步计数器74161741612323第五章 常用时序集成电路及其应用第二节 计数器2.逻辑功能逻辑功能1)1)异步清零异步清零：当：当CR=0=0，输出，输出“0000”0000”状态，状态，与与CP无关。无关。2)2)同步预置：当同步预置：当CR=1=1，LD=0=0，在在CP上升沿时上升沿时，输，输出端反映输入数据的状态。出端反映输入数据的状态。3)3)保持：当保持：当CR=LD=1=1时，时，CTP或或CTT有一个无效，有一个无效，各触发器均处于保持状态。各触发器均处于保持状态。4)计数：当计数：当LD=CR=CPT=CTT=1时，按时，按二进制自
17、二进制自然码然码计数。计数。若初态为若初态为0000,15个个CP后，输出为后，输出为“1111”，进位，进位CO=CTTQ3Q2Q1Q0=1。第。第16个个CP作作用后，输出恢复到用后，输出恢复到0000状态，状态，CO=0。v 四位二进制同步计数器四位二进制同步计数器74161741612424第五章 常用时序集成电路及其应用v 四位二进制同步计数器四位二进制同步计数器74163 74163 第二节 中规模计数器74163功能表功能表 0 0 0 0 0 10 D3 D2 D1 D0 D3 D2 D1 D0 110 保持保持 11 0 保持保持111 1 计数计数输输 入入 输输 出出CP
18、CRLDCTPCTTD3 D2 D1 D0Q3 Q2 Q1 Q02525第五章 常用时序集成电路及其应用第二节 中规模计数器（1 1）外引线排列和）外引线排列和7416174161相同相同（2 2）置数，计数，保持等功能与）置数，计数，保持等功能与7416174161相同相同（3 3）清零功能与）清零功能与7416174161不同不同采用采用同步清零同步清零方式方式。当当CR=0CR=0时，只有当时，只有当CPCP 的的上升沿上升沿来到时来到时,输出输出Q Q3 3Q Q2 2Q Q1 1Q Q0 0 才才被全部清零。被全部清零。v 四位二进制同步计数器四位二进制同步计数器74163 7416
19、3 2626第五章 常用时序集成电路及其应用v 四位二进制同步计数器四位二进制同步计数器逻辑功能比较逻辑功能比较第二节 中规模计数器74163异步清零异步清零同步预置同步预置保持保持计数计数74161同步清零同步清零同步预置同步预置保持保持计数计数CTRDIV16CT=0M1M23CT=15G3G4C5/2,3,4+1,5D12485CT=0741632727第五章 常用时序集成电路及其应用v 四位二进制同步计数器四位二进制同步计数器逻辑功能扩展逻辑功能扩展第二节 中规模计数器连接成任意模连接成任意模M 的计数器的计数器 同步预置法同步预置法 反馈清零法反馈清零法 多次预置法多次预置法CTRD
20、IV16CT=0M1M23CT=15G3G4C5/2,3,4+1,5D1248COCRLDCTTCTPCPQ0Q1Q2Q31f11 态序表态序表 计数计数 输输 出出 N Q3 Q2 Q1 Q0 0 0 1 1 0 1 0 1 1 1 2 1 0 0 0 3 1 0 0 1 4 1 0 1 0 5 1 0 1 1 6 1 1 0 0 7 1 1 0 1 8 1 1 1 0 9 1 1 1 1例例1:1:设计一个设计一个M=10的计数器。的计数器。方法一方法一:采用后十种状态采用后十种状态CO=10(1)(1)同步预置法同步预置法10110f/100110例例1:1:设计一个设计一个M=10的计
21、数器。的计数器。方法二方法二:采用前十种状态采用前十种状态(1)(1)同步预置法同步预置法 态序表态序表 计数计数 输输 出出N Q3 Q2 Q1 Q00 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1000010010000CTRDIV16CT=0M1M23CT=15G3G4C5/2,3,4+1,5D1248COCRLDCTTCTPCPQ0Q1Q2Q31f113030第五章 常用时序集成电路及其应用v 四位二进制同步计数器四位二进制同步计数器逻辑功能扩展逻辑功能扩
22、展第二节 中规模计数器同步预置法同步预置法1.首先确定设计计数器的态序表；首先确定设计计数器的态序表；2.然后根据计数器的初态确定并行数然后根据计数器的初态确定并行数据输入端的连接，据输入端的连接，根据计数器的终根据计数器的终态确定与非门输入端的连接。态确定与非门输入端的连接。例例2:2:同步预置法设计同步预置法设计 M=24 计数器。计数器。00011000010000000（24）10=（11000）2需需 两两 片片初态为：初态为：0000 0001终态：终态：0001100000001000连接成任意模连接成任意模M 的计数器的计数器(1)同步预置法同步预置法(2)反馈清零法反馈清零法
23、(3)多次预置法多次预置法74161/7416374161/74163功能扩展功能扩展例例3:3:分析图示电路的功能。分析图示电路的功能。0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 0 采用采用741610000011（2 2）反馈清零法）反馈清零法 态序表态序表 N Q3 Q2 Q1 Q0连接成任意模连接成任意模M 的计数器的计数器（1）同步预置法）同步预置法（2）反馈清零法）反馈清零法（3）多次预置
24、法）多次预置法（三）（三）74161/7416374161/74163功能扩展功能扩展 M=10 计数器计数器 态序表态序表 N Q3 Q2 Q1 Q00 0 0 0 0(3)(3)多次预置法多次预置法例例4:分析电路功能。分析电路功能。2 0 1 0 13 0 1 1 04 0 1 1 15 1 0 0 07 1 1 0 18 1 1 1 09 1 1 1 11 0 1 0 06 1 1 0 000100011 若干片同步计数器组成同步计数链时，就要利用计数控若干片同步计数器组成同步计数链时，就要利用计数控制端制端CTT、CTP传递进位信号。传递进位信号。（4 4）同步计数器的级联）同步计数
25、器的级联 高位片计数的条件是：只有等低位片输出为全高位片计数的条件是：只有等低位片输出为全1，其进位，其进位输出输出CO=1时才能使高位片在输入下一个计数脉冲后接收进位时才能使高位片在输入下一个计数脉冲后接收进位信号开始计数，否则只能为保持状态。信号开始计数，否则只能为保持状态。3737第五章 常用时序集成电路及其应用第二节 计数器1.掌握计数器的基本概念及分类掌握计数器的基本概念及分类;2.学会通过功能表了解计数器的逻辑功能；学会通过功能表了解计数器的逻辑功能；3.灵活运用中规模计数器模块分析设计任意灵活运用中规模计数器模块分析设计任意模计数电路。模计数电路。三、中规模异步计数器三、中规模异
26、步计数器二、四位二进制可逆计数器二、四位二进制可逆计数器一、四位二进制同步计数器一、四位二进制同步计数器第二节第二节 计数器计数器3和和G3相关联。相关联。D A:时序块的数据输入，时序块的数据输入，从从高位高位低位低位。QD QA:时序的数据输出，时序的数据输出，从从高位高位低位低位。1.逻辑符号逻辑符号二、四位二进制可逆计数器二、四位二进制可逆计数器74193 CTRDIV16CT=0G12+2CT=15G33D1248COCRLDUPDNQAQBQCQDABCDG21-BO1CT=0 CT=0表示输出清零，无表示输出清零，无任何关联数字，所以是任何关联数字，所以是异步异步清除清除,高电平
27、有效，用高电平有效，用CR标标识识。2+和和G2关联，只要关联，只要G2高电平有效，高电平有效，2+上升沿到时，上升沿到时，加加1计数。用计数。用UP、DN 标识。标识。反之，反之，1-和和G1关联，只要关联，只要G1高电平有效，高电平有效，1-上升沿到时，上升沿到时，减减1计数。计数。即双时钟输入。即双时钟输入。G3不受任何关联，而关不受任何关联，而关联时序块中的数据输入端。联时序块中的数据输入端。当低电平时，数据从输入到当低电平时，数据从输入到输出。用输出。用LD标识，且标识，且异异步预步预置。置。DCBACCQQQQUPQ 减到最小减到最小值时产生借位值时产生借位信号信号QCB=0 加到
28、最大加到最大值时产生进位值时产生进位信号信号QCC=0DCBAQQQQDNQCBCO=0BO=074193功能表功能表二、四位二进制可逆计数器二、四位二进制可逆计数器74193 0 0 0 0 1 A B C D 0 0A B C D 加法计数加法计数1 0 1 减法计数减法计数1 0 1 保持保持11 0 1 QA QB QC QD输输 入入UPDNCRLDA B C D输输 出出 连接成任意模连接成任意模M 的计数器的计数器(1)接成接成M16的计数器的计数器2.74193功能扩展功能扩展二、四位二进制可逆计数器二、四位二进制可逆计数器74193 CTRDIV16CT=0G12+2CT=1
29、5G33D1248CO0LDf1QAQBQCQD0110G21-BO1CT=00 0 1 1 01 0 1 1 12 1 0 0 03 1 0 0 14 1 0 1 05 1 0 1 16 1 1 0 07 1 1 0 18 1 1 1 09 1 1 1 1例例6：用：用74193设计设计M=9 计数器。计数器。方法一方法一:采用采用异步预置、异步预置、加法计数加法计数（1）接成）接成M16的计数器的计数器 态序表态序表 N QD QC QB QA0110CO=0方法二方法二:采用采用异步预置、异步预置、减减法计数法计数01 0 0 111 0 0 020 1 1 130 1 1 040 1
30、0 150 1 0 060 0 1 170 0 1 080 0 0 190 0 0 0例例7 7：用：用7419374193设计设计M=9 计数器。计数器。态序表态序表N QD QC QB QA（1）接成）接成M16的计数器的计数器CTRDIV16CT=0G12+2CT=15G33D1248CO0LD1fQAQBQCQD1001G21-BO1CT=01001BO=0 连接成任意模连接成任意模M 的计数器的计数器(1)接成接成M16的计数器的计数器2.741932.74193功能扩展功能扩展二、四位二进制可逆计数器二、四位二进制可逆计数器74193 例例8:8:用用74193设计设计M=147
31、计数器。计数器。方法一方法一:采用采用异步清零、异步清零、加加法计数。法计数。M=(147)10=(10010011)2需要两片需要两片74193（2）接成）接成M16的计数器的计数器1100100100000000M=(147)10=(10010011)21001110011001001例例9:9:用用7419374193设计设计M=147 计数器计数器（2）接成）接成M16的计数器的计数器方法二方法二:采用采用减法减法计数、计数、异步预置、异步预置、利用利用BO端。端。4747第五章 常用时序集成电路及其应用第二节 计数器D A:高位高位低位低位CPU，CPD:双时钟输入双时钟输入R:异步
32、清除异步清除,高电平高电平有效有效LD:异异步预置步预置,低电平低电平有效有效QD QA:高位高位低位低位DCBAUCCQQQQCPQ DCBADCBQQQQCPQ（一）逻辑符号（一）逻辑符号加到最大值时加到最大值时产生进位信号产生进位信号QCC=0减到最大值时减到最大值时产生借位信号产生借位信号QDD=0v 四位二进制可逆计数器四位二进制可逆计数器74193741934848第五章 常用时序集成电路及其应用二、四位二进制可逆计数器二、四位二进制可逆计数器CT74193CT74193 第二节 中规模计数器（二）逻辑功能（二）逻辑功能 输输 入入 输输 出出CPU CPD R LD A B C D QAQB QC QD 1 0 000 0 0 A A B C DB C D ABCD 1 0 1 1 加加法法计计数数 1 0 1 1 减减法法计计数数 1 1 0 1 保保持持4949第五章 常用时序集成电路及其应用二、四位二进制可逆计数器二、四位二进制可逆计数器CT74193CT74193 第二节 中规模计数器（二）逻辑功能（二）逻辑功能 异步清零异步清零 异步预置异步预置 保持保持 加法计数加法计数 减法计数减法计数 用用CT74193CT74193设计模设计模9 9和模和模147147计数器计数器
