1、 1）与逻辑）与逻辑 与逻辑是指当决定事件发生的所有条件A、B均具备时，事件F才发生。如图 11-1 所示，只有当开关S1与S2同时接通时灯泡才亮。完整地表示输入输出之间逻辑关系的表格称为真值表。第第3篇篇 数字电子技术数字电子技术第第11 章章 逻辑函数及其化简逻辑函数及其化简 11.1逻辑函数逻辑函数1.基本逻辑关系基本逻辑关系 若开关接通为“1”、断开为“0”灯亮为“1”、不亮为“0”，则图 11-1 所示关系的真值表如表 11.1 所示。与逻辑通常用逻辑函数表达式表示为FAB图 11 1 与逻辑举例 S1S2ELE表表11.1 真值表真值表ABF000010100111 2）或逻辑或逻
2、辑 或逻辑是指当决定事件发生的各种条件A、B中只要具备一个或一个以上时，事件F就发生。例如，把两个开关并联后与一盏灯串联接到电源上，当两只开关中有一个或一个以上闭合时灯均能亮，只有两个开关全断开时灯才不亮，如图11.2（a）所示，真值表见表 11.2，其逻辑函数表达式为FA+B。表表 11.2 真值表真值表 ABF000011101111 图 11.2或门-(a)或逻辑；(b)二极管或门电路；(c)或门逻辑符号 S1S2ELE3 V03 V0BV1V2R EC(12 V)(b)1ABF(c)(a)A 3）非逻辑）非逻辑 非逻辑是指某事件的发生取决于某个条件的否定，即某条件成立，这事件不发生；某
3、条件不成立，这事件反而会发生。如图 11.3（a）所示，开关S接通，灯EL灭；开关断开。灯EL亮，灯亮与开关断合满足非逻辑关系。其真值表见表 11.3，其逻表达式为F=。A 若开关接通为“1”、断开为“0”灯亮为“1”、不亮为“0”，则图 11-1 所示关系的真值表如表 11.1 所示。与逻辑通常用逻辑函数表达式表示为FAB图 11.3 非门（a）非逻辑；（b）三极管“非”门电路；（c）非门逻辑符号 ASELE(a)RR1R2 UBB UCCRCF(b)1AF(c)AF0110表表11.3 真值表真值表逻辑代数的基本公式和定理逻辑代数的基本公式和定理2.逻辑函数的公式化简法逻辑函数的公式化简法
4、其中，与其中，与或表达式是逻辑函数的最基本表达形式。或表达式是逻辑函数的最基本表达形式。2)2)逻辑函数的最简逻辑函数的最简“与与或表达式或表达式”的标准的标准 （1 1）与项最少，即表达式中）与项最少，即表达式中“+”+”号最少。号最少。（2 2）每个与项中的变量数最少，即表达式中）每个与项中的变量数最少，即表达式中“”号最少。号最少。1)1)逻辑函数式的常见形式逻辑函数式的常见形式一个逻辑函数的表达式不是唯一的，可以有多种形式，并且能互相一个逻辑函数的表达式不是唯一的，可以有多种形式，并且能互相转换。例如：转换。例如：3)3)用代数法化简逻辑函数用代数法化简逻辑函数（4）配项法）配项法 )
5、()()()(CCBACCABCBACABCBAABCCBCBACBBCALABBABAAB)(BADECBABAL)(EBAEBBAEBABALCAABBCDAABCDCAABAABCDCAABBCDCAABL)(（1）并项法。）并项法。（2）吸收法。）吸收法。（3）消去法。）消去法。运用公式运用公式 ，将两项合并为一项，消去一个变量。如，将两项合并为一项，消去一个变量。如1 AA运用吸收律运用吸收律 A+AB=A，消去多余的与项。如消去多余的与项。如 在化简逻辑函数时，要灵活运用上述方法，才能将在化简逻辑函数时，要灵活运用上述方法，才能将逻辑函数化为最简。逻辑函数化为最简。再举几个例子：再
6、举几个例子：解：解：例例11.1化简逻辑函数：化简逻辑函数：EFBEFBABDCAABDAADLEFBEFBABDCAABAL（利用 ）1 AAEFBBDCAA（利用A+AB=A）EFBBDCA（利用 ）BABAA 解：解：例例11.2 化简逻辑函数：化简逻辑函数：)(GFADEBDDBBCCBCAABL)(GFADEBDDBBCCBCBAL（利用反演律）)(GFADEBDDBBCCBA（利用 ）（配项法）BABAABDDBBCCBA（利用A+AB=A）)()(CCBDDBBCDDCBACBDBCDDBBCDCBCDBABCDDBBCDCBA（利用A+AB=A）DBBCBBDCA)(DBBCD
7、CA（利用 ）1 AAv由上例可知，逻辑函数的化简结果不是唯一的。由上例可知，逻辑函数的化简结果不是唯一的。代数化简法的优点是不受变量数目的限制。代数化简法的优点是不受变量数目的限制。缺点是：缺点是：没有固定的步骤可循；需要熟练运用各种公式没有固定的步骤可循；需要熟练运用各种公式和定理；在化简一些较为复杂的逻辑函数时还需要一和定理；在化简一些较为复杂的逻辑函数时还需要一定的技巧和经验；有时很难判定化简结果是否最简。定的技巧和经验；有时很难判定化简结果是否最简。解法解法1:解法解法2：例例11.3 化简逻辑函数：化简逻辑函数：BACBCBBAL11.2 逻辑函数的卡诺图化简法逻辑函数的卡诺图化简
8、法 一、一、最小项的定义与性质最小项的定义与性质 最小项的定义最小项的定义 n个变量的逻辑函数中，包含全部变量的乘积项称为个变量的逻辑函数中，包含全部变量的乘积项称为最小项最小项。n变变量逻辑函数的全部最小项共有量逻辑函数的全部最小项共有2n个。个。二、逻辑函数的最小项表达式二、逻辑函数的最小项表达式 任何一个逻辑函数表达式都可以转换为一组最小项之和，任何一个逻辑函数表达式都可以转换为一组最小项之和，称为称为最小项表达式最小项表达式。例例11.4：将以下逻辑函数转换成最小项表达式：将以下逻辑函数转换成最小项表达式：解：解：解：解：CAABCBAL),()()(),(BBCACCABCAABCB
9、ALCBABCACABABC=m7+m6+m3+m1 例例11.5 将下列逻辑函数转换成最小项表达式：将下列逻辑函数转换成最小项表达式：CBAABABFCBABCAABCBABAABCBAABAB)(CBAABABFCBABCACABABCCBABCACCAB)(=m7+m6+m3+m5=m（3,5,6,7）三、卡诺图三、卡诺图 2 2.卡诺图卡诺图 用小方格来表示最小项，一个小方格代表一个最小项，用小方格来表示最小项，一个小方格代表一个最小项，然后将这些最小项按照相邻性排列起来。即用小方格几然后将这些最小项按照相邻性排列起来。即用小方格几何位置上的相邻性来表示最小项逻辑上的相邻性。何位置上的
10、相邻性来表示最小项逻辑上的相邻性。CBAACBBACCBAABC)(1相邻最小项相邻最小项 如果两个最小项中只有一个变量互为反变量，其余变量均相如果两个最小项中只有一个变量互为反变量，其余变量均相同，则称这两个最小项为逻辑相邻，简称同，则称这两个最小项为逻辑相邻，简称相邻项相邻项。例如，最小项例如，最小项ABC和和 就是相邻最小项。就是相邻最小项。如果两个相邻最小项出现在同一个逻辑函数中，可以合并如果两个相邻最小项出现在同一个逻辑函数中，可以合并为一项，同时消去互为反变量的那个量。如为一项，同时消去互为反变量的那个量。如3卡诺图的结构卡诺图的结构（2）三变量卡诺图）三变量卡诺图 0mABCmA
11、BC1m3mABCABC265mABC74ABCmmmABCABC0(a)(b)132457610011100BCA01BCA（1）二变量卡诺图）二变量卡诺图（3）四变量卡诺图）四变量卡诺图仔细观察可以发现，仔细观察可以发现，卡诺图具有很强的相邻性：卡诺图具有很强的相邻性：（1）直观相邻性，只要小方格在几何位置上相邻（不管上下左右），）直观相邻性，只要小方格在几何位置上相邻（不管上下左右），它代表的最小项在逻辑上一定是相邻的。它代表的最小项在逻辑上一定是相邻的。（2）对边相邻性，即与中心轴对称的左右两边和上下两边的小方格也）对边相邻性，即与中心轴对称的左右两边和上下两边的小方格也具有相邻性具有
12、相邻性。m0ABCD ABCDm1ABCDm3mABCD2m567mmABCDABCDmABCD4ABCDABCDmm13ABCD ABCD1412m15mABCDABCD ABCDmABCD8m1011m9mABCDABCD0132765413141512981110ABCD0000010111111010(a)(b)一、二极管与门和或门电路一、二极管与门和或门电路1与门电路与门电路第第12章章 门电路与组合逻辑电路门电路与组合逻辑电路 12.1 12.1 逻辑门电路逻辑门电路LAB+VDD3k（+5V）RCC21&ABL=AB 2或门电路或门电路ABLDD12R3kABL=A+B13.三极
13、管非门电路三极管非门电路+VALT123RRbCCC（+5V）AL=AL=AA1112.3 12.3 组合逻辑电路的分析组合逻辑电路的分析一一.组合逻辑电路的特点组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。元，没有反馈通路。每一个输出变量是全部或部分每一个输出变量是全部或部分输入变量的函数：输入变量的函数：L1 1=f1 1（A1 1、A2 2、Ai）L2 2=
14、f2 2（A1 1、A2 2、Ai）Lj=fj（A1 1、A2 2、Ai）二、组合逻辑电路的分析方法二、组合逻辑电路的分析方法分析过程一般包含分析过程一般包含4 4个步骤：个步骤：例例12.112.1：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。解：解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量中间变量P。（2）化简与变换：化简与变换：（3）由表达式列出真值表。由表达式列出真值表。（4）分析逻辑功能）分析逻辑功能：当当A、B、C三个变量不一致时，三个变量不一致时，电路输出为电路输出为“
15、1”，所以这个电路，所以这个电路称为称为“不一致电路不一致电路”。三、组合逻辑电路的设计方法三、组合逻辑电路的设计方法 设计过程的基本步骤：设计过程的基本步骤：ABCCABCBABCAL例例12.212.2：设计一个三人表决电路，结果按设计一个三人表决电路，结果按“少数服从多数少数服从多数”的原则决定。的原则决定。解：解：（1 1）列真值表：）列真值表：（3）化简。）化简。（2 2）由真值表写出逻辑表达式：）由真值表写出逻辑表达式：得最简与得最简与或表达式：或表达式：（4 4）画出逻辑图。）画出逻辑图。ACBCABL 如果要求用与非门实现该逻辑电路，就应将表达如果要求用与非门实现该逻辑电路，就
16、应将表达式转换成式转换成与非与非与非与非表达式：表达式：画出逻辑图如图所示。画出逻辑图如图所示。例例12.312.3：设计一个电话机信号控制电路。电路有设计一个电话机信号控制电路。电路有I0（火警）、火警）、I1（盗警）盗警）和和I2（日常业务）三种输入信号，通过排队电路分别从日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻
17、重缓急设计该信号控制电路。要求用集成门电路述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含（每片含4个个2输入端与非门）实现。输入端与非门）实现。解：解：（1）列真值表：）列真值表：（2）由真值表写出各输出的逻辑表达式：）由真值表写出各输出的逻辑表达式：（3）根据要求，将上式转换为与非表达式：）根据要求，将上式转换为与非表达式：（4）画出逻辑图。）画出逻辑图。例例12.4 12.4 设计一个将余设计一个将余3码变换成码变换成8421BCD码的组合逻码的组合逻辑电路。辑电路。解：解：（1）根据题目要求，列出真值表：）根据题目要求，列出真值表：（2）用卡诺图进行化简。（注意利用无关项
18、）用卡诺图进行化简。（注意利用无关项）化简后得到的逻辑表达式为：化简后得到的逻辑表达式为：（3）由逻辑表达式画出逻辑图。）由逻辑表达式画出逻辑图。第第13章章 触发器与时序逻辑电路触发器与时序逻辑电路 13.1 RS触发器触发器 13.1.1基本基本RS触发器触发器 1用与非门组成的基本用与非门组成的基本RS触发器触发器 （1 1）电路结构）电路结构:由门电路组成的，它与组合逻辑电路的根本区别在于，电由门电路组成的，它与组合逻辑电路的根本区别在于，电路中有反馈线，即门电路的输入、输出端交叉耦合。路中有反馈线，即门电路的输入、输出端交叉耦合。&GG12RSQQRSQQ（2）逻辑功能）逻辑功能触发
19、器有两个互补的输出端，触发器有两个互补的输出端，&GG12RSQQ（3 3）波形分析）波形分析例例13.113.1 在用与非门组成的基本在用与非门组成的基本RS触发器中，设初始状态为触发器中，设初始状态为0，已，已知输入知输入R、S的波形图，画出两输出端的波形图。的波形图，画出两输出端的波形图。解：解：由右表知，当由右表知，当R、S都为高电都为高电平时，触发器保持原状态不平时，触发器保持原状态不变；当变；当S 变低电平时，触发变低电平时，触发器翻转为器翻转为1状态；当状态；当R 变低电变低电平时，触发器翻转为平时，触发器翻转为0状态；状态；不允许不允许R、S同时为低电平。同时为低电平。RSQQ
20、基本触发器的特点总结：基本触发器的特点总结：（1 1）有两个互补的输出端，有两个稳定的状态。）有两个互补的输出端，有两个稳定的状态。（2 2）有复位（有复位（Q Q=0=0）、）、置位（置位（Q Q=1=1）、）、保持原状态三种功能。保持原状态三种功能。（3 3）R R为复位输入端，为复位输入端，S S为置位输入端，可以是低电平有效，为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。也可以是高电平有效，取决于触发器的结构。（4 4）由于反馈线的存在，无论是复位还是置位，有效信号只）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即需要作用很短的一段
21、时间，即“一触即发一触即发”。13.1.2 13.1.2 同步同步RS触发器触发器 给触发器加一个时钟控制端给触发器加一个时钟控制端CP，只有在只有在CP端上出现时钟脉冲端上出现时钟脉冲时，触发器的状态才能变化。这种触发器称为时，触发器的状态才能变化。这种触发器称为同步触发器同步触发器。1 1同步同步RS触发器的电路结构触发器的电路结构&CP3GG&GG12QQSRQQ1S1R C1CP2 2逻辑功能逻辑功能当当CP0 0时，控制门时，控制门G3 3、G4 4关闭，触发器的状态保持不变。关闭，触发器的状态保持不变。当当CP1 1时，时，G3 3、G4 4打开，其输出状态由打开，其输出状态由R、
22、S端的输入信号决定。端的输入信号决定。同步同步RS触发器的状态转换分别由触发器的状态转换分别由R、S和和CP控制，其中，控制，其中，R、S控制控制状态转换的方向；状态转换的方向；CP控制状态转换的时刻。控制状态转换的时刻。&CP3GG&GG12QQSR3 3触发器功能的几种表示方法触发器功能的几种表示方法触发器的功能除了可以用功能表表示外，还有几种表示方法：触发器的功能除了可以用功能表表示外，还有几种表示方法：（1）特性方程）特性方程由功能表画出卡诺图得特性方程：由功能表画出卡诺图得特性方程：101100R0100011110n+1QQnS（2 2）状态转换图）状态转换图状态转换图表示触发器状
23、态转换图表示触发器从一个状态变化到另一从一个状态变化到另一个状态或保持原状不变个状态或保持原状不变时，对输入信号的要求。时，对输入信号的要求。01R=S=01R=S=10R=S=0R=S=0 （3）驱动表）驱动表 驱动表是用表格的方式表示驱动表是用表格的方式表示触发器从一个状态变化到触发器从一个状态变化到另一个状态或保持原状态另一个状态或保持原状态不变时，对输入信号的要不变时，对输入信号的要求。求。（4）波形图）波形图 触发器的功能也可触发器的功能也可以用输入输出波以用输入输出波形图直观地表示形图直观地表示出来。出来。CPRSQQ 4同步触发器存在的问题同步触发器存在的问题空翻空翻由于在由于在
24、CP=1期间，期间，G3、G4门都是开着的，都能接收门都是开着的，都能接收R、S信号，所以，如果在信号，所以，如果在CP=1期间期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。发生多次变化，则触发器的状态也可能发生多次翻转。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻空翻。&CP3GG&GG12QQSRCPSRQ有效翻转空翻13.1.3 主从主从RS触发器触发器由两级同步由两级同步RS触触发器串联组成。发器串联组成。G1G4组成从触组成从触发器，发器，G5G8组组成主触发器。成主触发器。CP 与与CP互补，互补，使两个触发器
25、工使两个触发器工作在两个不同的作在两个不同的时区内。时区内。1电路结构电路结构&3G4GG8GCP7&G&G6&5&19G主触发器从触发器&GG12QQQQRSQQ1S1R C1CP2 2工作原理工作原理主从触发器的触发翻转分为两个节拍：主从触发器的触发翻转分为两个节拍：（1 1）当）当CP1 1时，时，CP0 0，从触发器被封锁，保持原状态不变：主触发从触发器被封锁，保持原状态不变：主触发器工作，接收器工作，接收R和和S端的输入信号。端的输入信号。（2 2）当）当CP由由1 1跃变到跃变到0 0时，即时，即CP=0=0、CP1 1。主触发器被封锁，输入信号主触发器被封锁，输入信号R、S不再影
26、响主触发器的状态；从触发器工作，接收主触发器输出端的不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。状态。特点：特点：（1 1）主从触发器的翻转是在）主从触发器的翻转是在CPCP由由1 1变变0 0时刻（时刻（CPCP下降沿）发生的。下降沿）发生的。（2 2）CPCP一旦变为一旦变为0 0后，主触发器被封锁，其状态不再受后，主触发器被封锁，其状态不再受R R、S S影响，因此不会影响，因此不会有空翻现象。有空翻现象。13.2 13.2 JK触发器触发器主从主从RS触发器的缺点：触发器的缺点：使用时有约束条件使用时有约束条件RS=0。1 1电路结构电路结构Q&G12GQ&G&7G
27、8CP5&4&16GGGQGG3Q9JK 为此，将触发器为此，将触发器的两个互补的输的两个互补的输出端信号通过两出端信号通过两根反馈线分别引根反馈线分别引到输入端的到输入端的G7、G8门，这样，就门，这样，就构成了构成了JK触发触发器。器。CPQ1J1KQC12 2逻辑功能逻辑功能(1(1）功能表：）功能表：（2 2）特性方程：）特性方程：11001001J0100011110n+1QQnK（3 3）状态转换图）状态转换图（4 4）驱动表）驱动表01J=K=0J=K=1K=J=K=01J=例例13.213.2 已知主从已知主从JK触发器触发器J、K的波形如图所示，画出输出的波形如图所示，画出输
28、出Q的波形的波形图（设初始状态为图（设初始状态为0）。）。在画主从触发器的波形图时，应在画主从触发器的波形图时，应注意以下两点：注意以下两点：（1）触发器的触发翻转发生在时钟）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）脉冲的触发沿（这里是下降沿）（2）判断触发器次态的依据是时钟）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状脉冲下降沿前一瞬间输入端的状态态。CPJK123456Q13.3 D触发器触发器一、维持一、维持阻塞边沿阻塞边沿D触发器触发器 1 1D触发器的逻辑功能触发器的逻辑功能D触发器只有一个触发输入端触发器只有一个触发输入端D，因此，逻辑关系非常简单；因此，逻
29、辑关系非常简单；D触发器的特性方程为：触发器的特性方程为：Qn+1n+1=DD触发器的状态转换图：触发器的状态转换图：D触发器的驱动表：触发器的驱动表：0D=01D=0D=1D=12维持维持阻塞边沿阻塞边沿D触发器的结构及工作原理触发器的结构及工作原理（1）同步）同步D触发器：触发器：该电路满足该电路满足D触发器触发器的逻辑功能，但有的逻辑功能，但有同步触发器的同步触发器的空翻现象空翻现象。（2）维持维持阻塞边沿阻塞边沿D触发器触发器 为了克服空翻，并具有为了克服空翻，并具有边沿触发器的特性，在边沿触发器的特性，在原电路的基础上引入三原电路的基础上引入三根反馈线根反馈线L1、L2、L3。CP&
30、5G6G3GG43456&GG12QQDQQQQL1L23L例例13.413.4 已知维持已知维持阻塞阻塞D D触发器的输入波形，画出输出波形图。触发器的输入波形，画出输出波形图。解：在波形图时，应注意以下两点：解：在波形图时，应注意以下两点：（1 1）触发器的触发翻转发生在）触发器的触发翻转发生在CPCP的上的上升沿。升沿。（2 2）判断触发器次态的依据是）判断触发器次态的依据是CPCP上升上升沿前一瞬间输入端沿前一瞬间输入端D D的状态。的状态。根据根据D D触发器的功能表，可画出输出端触发器的功能表，可画出输出端Q Q的波形图。的波形图。CPD12345Q（3）触发器的直接置）触发器的直
31、接置0和置和置1端端 RD直接置直接置0端，低电平有效；端，低电平有效；SD直接置直接置1端；低电平有效。端；低电平有效。&QGQGGQ&3Q1&4&G26&CP453G&5L2DQQG6SDRDC1SQQR 1DDRDSRD和和SD不受不受CP和和D信号的影信号的影响，具有最高的优先级。响，具有最高的优先级。2 2用用D触发器转换成其他功能的触发器触发器转换成其他功能的触发器（1 1）DJK写出写出D触发器和触发器和JK触发器的特性方程：触发器的特性方程：比较两式，得：比较两式，得：画出逻辑图。画出逻辑图。C11D1&1CPQQJK（2 2）DT图（图（b）（3 3）DT图（图（c）（b）1
32、DC1=1CPC11DCP（c）QQQQT13.5 13.5 寄存器寄存器集成数码寄存器集成数码寄存器74LSl75：13.5.1 13.5.1 数码寄存器数码寄存器数码寄存器数码寄存器存储二进制数码的时序电路组件存储二进制数码的时序电路组件1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPDD3012DD1DR7474LS175175的功能的功能:RD是异步清零控制端。是异步清零控制端。D0D3是并行数据输入端，是并行数据输入端，CP为时钟脉冲端。为时钟脉冲端。Q0Q3是并行数据输出端。是并行数据输出端。13.5.213.5.2移位
33、寄存器移位寄存器 移位寄存器移位寄存器不但可以寄存数码，而且在移位脉冲作用下，寄存器中不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动的数码可根据需要向左或向右移动1 1位。位。1 1单向移位寄存器单向移位寄存器 （1 1）右移寄存器（）右移寄存器（D触发器组成的触发器组成的4 4位右移寄存器）位右移寄存器）右移寄存器的结构特点：右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。左边触发器的输出端接右邻触发器的输入端。QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输出D0D1D20FF1FF2FF3FF并 行
34、输 出D3设移位寄存器的初始状态为设移位寄存器的初始状态为0000，串行输入数码，串行输入数码DI=1101，从高位从高位到低位依次输入。其到低位依次输入。其状态表如下：状态表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输出D0D1D20FF1FF2FF3FF并 行 输 出D3右移寄存器的时序图：右移寄存器的时序图：由于右移寄存器移位的方向为由于右移寄存器移位的方向为DIQ0 0Q1 1Q2 2Q3 3，即由低位向高即由低位向高位移，所以又称为位移，所以又称为上移寄存器上移寄存器。在在4 4个移位脉冲作用下，输入的个移位脉冲作用下，输入的4 4
35、位串行数码位串行数码11011101全部存入了寄存器中。全部存入了寄存器中。这种输入方式称为这种输入方式称为串行输入方式串行输入方式。CPQ0Q1Q21234567893QID1110（2 2）左移寄存器）左移寄存器 2 2 双向移位寄存器双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左便构成既可左移又可右移的双向移位寄存器。移又可右移的双向移位寄存器。左移寄存器的结构特点：左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。右边触发器的输出端接左邻触发器的输入端。1DC1RQ1DQRC1Q1D1DC1C1
36、RQRCPCRD01DFF0FF1FF23FF20并 行 输 出3QQ1QQID串行输入串行输出2D3D当当S=1时，时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作；实现右移操作；其中，其中，DSR为右移串行输入端，为右移串行输入端，DSL为左移串行输入端。为左移串行输入端。当当S=0时，时，D0=Q1、D1=Q2、D2=Q3、D3=DSL，实现左移操作。实现左移操作。RFF1DC13Q&1R1DC12FFQ&1R1DC11FFQ&1FF&C1R01DQ1111QQQQ1302CPCR串行输入SLD（左移）串行输入DSR（右移）串行输出DOR（右移）串行输出DOL（左移）移
37、位控制SS=1：右移S=0：左移并 行 输 出计数器计数器用以统计输入脉冲用以统计输入脉冲CPCP个数的电路。个数的电路。13.6 13.6 计数器计数器计数器的分类：计数器的分类：（2 2）按数字的增减趋势可分为加法计数器、减）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。法计数器和可逆计数器。（1 1）按计数进制可分为二进制计数器和非二进）按计数进制可分为二进制计数器和非二进制计数器。制计数器。非二进制计数器中最典型的是十进制计数器。非二进制计数器中最典型的是十进制计数器。（3 3）按计数器中触发器翻转是否与计数脉冲同）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步
38、计数器。步分为同步计数器和异步计数器。一、二进制计数器一、二进制计数器1 1二进制异步计数器二进制异步计数器 （1 1）二进制异步加法计数器（）二进制异步加法计数器（4 4位）位）工作原理：工作原理：4个个JK触发器都接成触发器都接成T触发器。触发器。每当每当Q2由由1变变0，FF3向相反的状态翻转一次。向相反的状态翻转一次。每来一个每来一个CP的下降沿时，的下降沿时，FF0向相反的状态翻转一次；向相反的状态翻转一次；每当每当Q0由由1变变0，FF1向相反的状态翻转一次；向相反的状态翻转一次；每当每当Q1由由1变变0，FF2向相反的状态翻转一次；向相反的状态翻转一次；1J1KC12Q1QCPF
39、F3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲清零脉冲QQQQ用用“观察法观察法”作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。由时序图可以看出，由时序图可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分别是计数脉冲的周期分别是计数脉冲(CP)周周期的期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而计数器也可作为分频器。倍，因而计数器也可作为分频器。CPQ0Q1Q2Q3（2 2）二进制异步减法计数器）二进制异步减法计数器用用4 4个上升沿触发的个上升沿触发的D触发器组成的触发器组成的4 4位异步二进制减法计数器。位异步
40、二进制减法计数器。工作原理工作原理：D触发器也都接成触发器也都接成T触发器。触发器。由于是上升沿触发，则应将低位触发器的由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的端与相邻高位触发器的时钟脉冲输入端相连，即从时钟脉冲输入端相连，即从Q端取借位信号。端取借位信号。它也同样具有分频作用。它也同样具有分频作用。C1CPFF31DQ3计数脉冲QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0Q清零脉冲CR二进制异步减法计数器的二进制异步减法计数器的时序波形图和状态图。时序波形图和状态图。在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号在异
41、步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。为了提高计数速度，可采用同步计数器。231 0QQQ Q0000111111101101110010111001101010000111011001010100001100100001CPQ0Q1Q2Q32 2二进制同步计数器二进制同步计数器（1 1）二进制同步加法计数器）二进制同步加法计数器由于该计数器的翻转规律性较强，只需用由于该计数器的翻转规律性较强，只需用“观察法观察法
42、”就可设计出电路：就可设计出电路：因为是因为是“同步同步”方式，方式，所以将所有触发器的所以将所有触发器的CPCP端连在一起，接计端连在一起，接计数脉冲。数脉冲。然后分析状态图，然后分析状态图，选择适当的选择适当的JKJK信号。信号。1KR3FFC1Q1JRFFQC1C12FFC1CP1RQQ0&21KFF&3清零脉冲1JQ&计数脉冲RQ&1KQ1J11J1KQ0CR分析状态图可见：分析状态图可见：FF0 0：每来一个每来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J0 0=K0 0=1=1。FF1 1：当：当Q0 0=1=1时，来一个时，来一个CP，向相反的状态翻转一次
43、。所以选向相反的状态翻转一次。所以选J1 1=K1 1=Q0 0 。FF2 2：当：当Q0 0Q1 1=1=1时，时，来一个来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J2 2=K2 2=Q0 0Q1 1FF3 3：当当Q0 0Q1 1Q3 3=1=1时，时，来一个来一个CP，向相反的状态翻转一次。所向相反的状态翻转一次。所以选以选J3 3=K3 3=Q0 0Q1 1Q3 31（2 2）二进制同步减法计数器）二进制同步减法计数器分析分析4 4位二进制同步减法计数器的状态表，很容易看出，只要将位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为：各触发
44、器的驱动方程改为：将加法计数器和减法计数器合并起来，并引入一加将加法计数器和减法计数器合并起来，并引入一加/减控制信号减控制信号X便构成便构成4 4位二进制同步可逆计数器，各触发器的驱动方程为：位二进制同步可逆计数器，各触发器的驱动方程为：就构成了就构成了4 4位二进制同步减法计数器。位二进制同步减法计数器。（3 3）二进制同步可逆计数器）二进制同步可逆计数器当控制信号当控制信号X=1时，时，FF1FF3中的各中的各J、K端分别与低位各触发器的端分别与低位各触发器的Q端相连，作加法计数。端相连，作加法计数。作出二进制同步可逆计数器的逻辑图：作出二进制同步可逆计数器的逻辑图：当控制信号当控制信号
45、X=0时，时，FF1FF3中的各中的各J、K端分别与低位各触发器的端分别与低位各触发器的端相连，作减法计数。端相连，作减法计数。实现了可逆计数器的功能。实现了可逆计数器的功能。QR02Q11JQCRRQFF清零脉冲FFC10C11K1K计数脉冲1K1QC12RCPQ1J1FF1J1J1KQR3C1FF3Q&111X 加/减控制信号Q3 3集成十进制计数器举例集成十进制计数器举例（1 1）84218421BCD码同步加法计数器码同步加法计数器74160741603Q2QETCP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc741608910
46、11121413RD3DDLEPETQ0RCOEPRDDL（2 2）二）二五五十进制异步加法计数器十进制异步加法计数器7429074290RQC1C1RQC11KCPR1K1J1J1J1J1KQ1KRC1Q&SS&3Q0Q1QQ220(1)R0(2)R9(1)R9(2)1CPR 7429074290的功能：的功能：异步清零。异步清零。计数。计数。异步置数（置异步置数（置9 9）。）。4123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRR13.7脉冲分配器脉冲分配器 脉冲分配器也称顺序脉冲发生器，它脉冲分配器也称顺序脉冲发生器，它能产生在时间上有先后顺序的脉冲信号。能产生在时间上有先后顺序的脉冲信号。脉冲分配器通常由计数器和译码器两部脉冲分配器通常由计数器和译码器两部 分组成。分组成。74161DD32DDLQQRDQ01301CPCP1ET2EPD1RCOQ1000Y22BA2AY1G1YA474138YYGGY0Y315YA7612Y60Y235YY14YYY7YCPQ0Q1Q20Y1Y2Y3Y4Y5Y6Y7Y
