1、1第第5 5章章 存储器原理与接口存储器原理与接口2控制器控制器运算器运算器存储器存储器输入设备输入设备输出设备输出设备34主要内容主要内容n存储器分类存储器分类n多层存储结构概念多层存储结构概念 n主存储器及存储控制主存储器及存储控制 n 8086系统的存储器组织系统的存储器组织 55.15.1存储器存储器分类分类n存储器：存储器：指许多存储单元的集合，用以存放指许多存储单元的集合，用以存放计算机要执行的程序和有关数据。存储器根计算机要执行的程序和有关数据。存储器根据其在计算机系统的地位和作用分为内存储据其在计算机系统的地位和作用分为内存储器、外存储器和器、外存储器和高速缓冲存储器等高速缓冲
2、存储器等n内存储器：内存储器：指指CPU通过指令可以直接访问通过指令可以直接访问的的存储器存储器n外存储器：外存储器：是内存储器的补充，一般不能为是内存储器的补充，一般不能为CPU直接访问，通常存放当前不活跃的程序直接访问，通常存放当前不活跃的程序和数据，磁盘、磁带、光盘、闪存（和数据，磁盘、磁带、光盘、闪存（U盘）盘）n缓冲存储器：缓冲存储器：主要在两个不同工作速度的部主要在两个不同工作速度的部件之间件之间起缓冲作用起缓冲作用6按构成存储器的器件和存储介质分类按构成存储器的器件和存储介质分类 半半导体存储器导体存储器 磁盘和磁带等磁表面存储器磁盘和磁带等磁表面存储器 光光电存储器电存储器 按
3、存取按存取方式分类方式分类 随机存储器随机存储器RAM(RandomAccessMemory)只读存储器只读存储器ROM（Read-Only Memory）串行访问存储器串行访问存储器(Serial Access Storage)按在计算机中的作用分类按在计算机中的作用分类 主存储器主存储器(内存内存)辅助存储器辅助存储器(外存外存)高速缓冲存储器高速缓冲存储器(Cache)7本课程中所谓的存储器指本课程中所谓的存储器指主存储器主存储器半导体存储器半导体存储器8n什么叫半导体？导电性能介于导体与绝缘体之间的材料，叫做半导体例如：锗、硅、砷化镓等 半导体在科学技术，工农业生产和生活中有着广泛的应
4、用（例如：电视、半导体收音机、电子计算机等）半导体存储器9RAMRAM静态静态RAMRAM（SRAMSRAM）动态动态RAMRAM（DRAMDRAM）组合组合RAMRAM（IRAMIRAM）FlashFlashROMROM掩膜型掩膜型ROMROM可编程可编程ROMROM（PROMPROM）可擦除可编程可擦除可编程ROMROM（EPROMEPROM）电可擦除可编程电可擦除可编程ROMROM（E2PROM)E2PROM)半导体存储器半导体存储器SRAM：其存储电路是以双稳态触发器为基础，只要不掉电，信息永不会其存储电路是以双稳态触发器为基础，只要不掉电，信息永不会丢失，不需要刷新电路。丢失，不需要
5、刷新电路。SRAM的主要性能是：存取速度快、功耗较大、容的主要性能是：存取速度快、功耗较大、容量较小。它一般适用于构成高速缓冲存储器（量较小。它一般适用于构成高速缓冲存储器（Cache）。）。DRAM：是依靠电容来存储信息，电路简单集成度高，但电容漏电，信息是依靠电容来存储信息，电路简单集成度高，但电容漏电，信息会丢失，故需要专用电路定期进行刷新。会丢失，故需要专用电路定期进行刷新。DRAM的主要性能是：容量大、功的主要性能是：容量大、功耗较小、速度较慢。它被广泛地用作耗较小、速度较慢。它被广泛地用作内存贮器的芯片内存贮器的芯片。105.25.2 多层存储结构概念多层存储结构概念 n将两个或两
6、个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来 构成存储系统。n系统的存储速度接近最快的存储器，容量接近最大的存储器。11外存平均访问时间外存平均访问时间ms级级硬盘硬盘910ms光光盘盘80120ms内存平均访问时间内存平均访问时间ns级级SRAM Cache15nsDRAM内存内存715nsEPROM存储器存储器 100400ns122 2、主存与辅存之间的关系、主存与辅存之间的关系n主存主存:(半导体材料组成半导体材料组成)q优优:速度较快速度较快q缺缺:容量居中容量居中,单位成本高单位成本高,价格居中。价格居中。n辅存辅存:(光盘光盘,磁盘磁盘)q优优:
7、容量大容量大,信息长久保存信息长久保存,单位成本低单位成本低.q缺缺:存取速度慢存取速度慢nCPU正在运行的程序和数据存放在主存正在运行的程序和数据存放在主存n暂时不用的程序和数据存放在辅存暂时不用的程序和数据存放在辅存n辅存只与主存进行数据交换辅存只与主存进行数据交换131 1、主存和高速缓存之间的关系、主存和高速缓存之间的关系nCache引入:q为解决cpu和主存之间的速度差距,提高整机的运算速度,在cpu和主存之间插入的由高速电子器件组成的容量不大,但速度很高的存储器作为缓冲区。nCache特点q存取速度最快，容量小，存储控制和管理由硬件实现。nCache工作原理程序访问的局部性q在较短
8、时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。这种对局部的存储器地址频繁访问，而对此范围以外的地址访问甚少的现象就称为程序访问的局部性。14CacheCache存储层次：存储层次：CacheCache主存层次主存层次 解解决决CPUCPU与主存的速度上的与主存的速度上的差距差距虚拟存储层次：主存虚拟存储层次：主存辅存层次辅存层次 解解决存储的大容量要求和低成本之间的矛盾决存储的大容量要求和低成本之间的矛盾 CPU辅助硬件Cache主存辅助软硬件主存辅存Cache存储层次存储层次虚拟存储层次虚拟存储层次虚拟存储器虚拟存储器虚拟地址虚拟地址逻辑地址（或逻辑地址（或程序地址）程序地
9、址）主存储器主存储器实地址实地址物理地址物理地址15n4.5 虚拟存储器 虚拟存储器（Virtual Memory）指的是为了扩大容量把辅存当作主存使用，它将主存和辅存的地址空间统一编址，形成一个庞大的存储空间。程序运行时用户访问辅存中的信息可以使用与访问主存同样的寻址方式，所需要的程序和数据由辅助软件和硬件自动调入主存，该存储空间就称为虚拟存储器。16虚拟存储器和Cache相比有以下的主要区别：n（1）虚拟存储器可以弥补主存和辅存之间的容量差距；而Cache可以弥补主存与CPU之间的速度差距。n（2）虚拟存储器传送的信息块可以按分页、分段等方式，长度可达几百KB；Cache每次传送的信息块是
10、定长的，只有几十字节。n（3）CPU不能直接访问辅存，但可以直接访问Cache。n（4）虚拟存储器由辅助软件和硬件相结合来划分信息块和调度程序；Cache存取信息过程和地址变换等全部由辅助硬件实现。17n主存辅存结构 采用主存辅存的存储层次结构主要目的是解决大容量容量和低成本的矛盾，它的存取速度与主存接进，有辅存的大容量和较低的价格。n Cache主存 结构 采用Cache主存结构的主要目的是弥补CPU与主存间在速度速度上的差异，在CPU与主存间增设一级存储容量不大但速度很高的Cache，借助于辅助硬件把Cache和主存构成一个整体就能弥补主存速度的不足。18存储器的性能指标存储器的性能指标【
11、容量容量】【】【速度速度】【】【可靠性可靠性】。n存储容量：存储容量：是存储器系统的首要性能指标，因为是存储器系统的首要性能指标，因为存储容量越大，则系统能够保存的信息量就越多，存储容量越大，则系统能够保存的信息量就越多，相应计算机系统的功能就越强；相应计算机系统的功能就越强；n存取时间：存取时间：指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。n存取周期：存取周期：连续启动两次独立的存储操作所需间隔的最小时间。n存储器可靠性：存储器可靠性：也是存储器系统的重要性能指标。也是存储器系统的重要性能指标。通常用平均故障间隔时间来衡量。通常用平均故障间隔时间来衡量。n功耗：功耗：功耗
12、通常是指每个存储元消耗功率的大小5.3主存储器及存储控制192、主存储器的基本操作n读操作读操作n写操作写操作CPUMAR容量：2k字字长：n位MBRReadWrite内部存储器CPU与内存连接示意图存储器地址寄存器MAR存储器缓冲寄存器MBR地址总线k位数据总线n位20静态存储器（静态存储器（SRAM）通常有通常有6个个MOS管构成的触发器作为管构成的触发器作为基本存储电路基本存储电路动态存储器（动态存储器（DRAM）RAM5.3.2主存储器的基本组成单个单个MOS管组成基本存储电路管组成基本存储电路21静态RAM（SRAM）静态存储单元电路静态存储单元电路 1T4T双稳态触发器双稳态触发器
13、5TT6、控制管控制管7TT8、控制管控制管MOS场效应管MOSFET（Metal-Oxide-Semiconductor Field-Effect-Transistor）22SRAM的特点的特点：存储元由双稳电路构成，存储信息稳定存储元由双稳电路构成，存储信息稳定 读写速度快读写速度快，信息读出非破坏性，信息读出非破坏性 所用管子数目多，单个器件容量小所用管子数目多，单个器件容量小 T1、T2总有一个处于导通状态，功耗较大总有一个处于导通状态，功耗较大 SRAM通常用来做通常用来做Cache23动态动态RAM（DRAM）单管动态存储电路单管动态存储电路24DRAM的特点的特点 所用管子少，芯
14、片位密度高所用管子少，芯片位密度高 功耗小功耗小 存取速度慢存取速度慢 信息读出，存储器内容破坏，信息读出，存储器内容破坏，需要刷新需要刷新DRAM主要用来做内存主要用来做内存将存放于每位中的信息读出再照原样写入原单元的过程将存放于每位中的信息读出再照原样写入原单元的过程-刷新刷新25存存储体由大量的储体由大量的基本存储电路基本存储电路组成组成一一个存储芯片除了存储体外，还有许多个存储芯片除了存储体外，还有许多外围电路外围电路组成组成1、存储体、存储体n256kX1位，512kX1位，1024kX1位n256kX4位，512kX8位，64kX8位26n外围电路：地址译码器：地址译码器：接收来自
15、CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。片选控制端片选控制端CSCS：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，I/OI/O电路电路：控制数据的读出和写入，具有放大信号作用。27典型的典型的RAM示意图示意图地址译码器地址译码器I/O电路电路片选控制端（片选控制端（CS*）集电极开路或三态输出缓冲器集电极开路或三态输出缓冲器28数据线R/W29单译码方式单译码方式(字结构）字结构）：由一个译码器进行地址译码，译码器：由一个译码器进行地址译码，译码器输出线的数量与存储器单元个数相同。输出线的数量与存储器单元个数相同。双译码方式（复合译
16、码结构）双译码方式（复合译码结构）：采用两个译码器组成单元选择：采用两个译码器组成单元选择译码电路，分别称为行译码（译码电路，分别称为行译码（X译码）和列译码（译码）和列译码（Y译码）。译码）。双译码方式的双译码方式的优点优点是是节省节省了译码器输出线的条数。了译码器输出线的条数。如如1K存储单元，用单译码方式需要译码器输出存储单元，用单译码方式需要译码器输出1024条条译码输译码输出线；而采用双译码方式只需要出线；而采用双译码方式只需要32+32=64条条输出线。输出线。3地址译码方式30地址译码方式单译码单译码译译码码器器A9A8A7A6A5A4A3A2A1A0102401存储单元存储单元
17、1024个单元个单元双译码双译码行行译译码码3210列译码列译码013264个单元个单元A2A1A0A4A3A5 A6 A7A8 A9 31存储器的系统结构3232=1024存储单元驱动器X译码器地址反向器I/O电路Y译码器地址反向器控制电路输出驱动12321232输入输出321231读/写选片1A0A2A3A4A5A6A7A8A9A321231325.4 80865.4 8086系统的存储器组织系统的存储器组织n1、不同模式下CPU的存储器接口n8086最小模式 最大模式控制信号 由S2-S0经8288译码给出335.4 80865.4 8086系统的存储器组织系统的存储器组织 2 2、存储
18、器接口应考虑的几个问题存储器接口应考虑的几个问题 存储器与存储器与CPUCPU之间的时序配合之间的时序配合 CPUCPU总线负载能力总线负载能力 存储芯片的存储芯片的选用选用CSCS OEq有效时，可以对该芯片进行读写操作343 3、CPU CPU 提供的信号线提供的信号线 数据线 D15D0 地址线 A19A0 存储器或I/O端口访问信号M/IO RD 读信号 WR 写信号 BHE 总线高字节有效信号MOV AL 0000MOV AH 0001MOV AX 0000355.4.2 5.4.2 存储器接口举例存储器接口举例n1、EPROMn2、RAM36存储器芯片的扩展与连接存储器芯片的扩展与
19、连接n基本存储器芯片模型(1)地址线的连接；(2)数据线的连接；(3)控制线的连接。37n基本存储器芯片模型1.地址线的位数：决定了芯片内可寻址的单元数目，如1kX4位，有10条地址线，则可寻址的单元数为210=1024个；16K1有14条地址线，可寻址的单元数为214=16K个。2.数据线的根数：决定片内位数，（1、4、8位）3.控制线：SRAM芯片的控制引脚信号一般有：芯片选择信号CS、读/写控制信号，对DRAM还有行、列地址选通信号。38可擦除可编程可擦除可编程ROM(EPROM)ROM(EPROM)*特征：特征：用户用户可多次修改可多次修改信息信息(电写入、光擦除电写入、光擦除)；*存
20、储元状态：存储元状态：用用浮置雪崩注入浮置雪崩注入MOSMOS管管/叠栅注入叠栅注入MOSMOS管的浮置管的浮置栅是否带负电荷栅是否带负电荷表示表示“1”/“0”(1”/“0”(以以叠栅注入叠栅注入MOSMOS管管为例为例)；*写数据写数据“1 1”(写入写入)：如右图，脉冲宽度约如右图，脉冲宽度约50ms50ms；*数据读出：数据读出：如右图，读出周期如右图，读出周期usus级。级。*写写数据数据“0 0”(擦除擦除)：用紫外线照射用紫外线照射10102020分钟分钟(浮置栅上电子获得光子能量浮置栅上电子获得光子能量电子穿过电子穿过SiOSiO2 2层与基体电荷中和层与基体电荷中和)整个芯片
21、一起擦除整个芯片一起擦除；字线字线X X位线位线D D(b)(b)读出状态读出状态(a)(a)写写1 1状态状态0V0V 字线字线X X位线位线D D+25V+25V+25V+25VD DS SP P基体基体N N源极源极S S漏极漏极D D控制栅控制栅G GC CSiOSiO2 2N N浮置栅浮置栅G Gf fP P基体基体N N源极源极S S漏极漏极D D控制栅控制栅G GC CSiOSiO2 2N N+-G GC C1、ROM扩展电路39n地址线：地址线：A0-An；n数据线：数据线：D0-D7；n输出允许信号：输出允许信号：OE；n选片信号：选片信号：CS1，重点理解片选的信号的含义。
22、，重点理解片选的信号的含义。nV VCC,CC,GND-GND-电源线和地线电源线和地线nV VPPPP-编程电压编程电压40EPROM芯片2716n存储容量为2K8n24个引脚：q11根地址线A10A0q8根数据线DO7DO0q片选/编程CS/PGMq读写OE*q编程电压VPPVDDA8A9VPPOEA10CS/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss41EPROM芯片2764n存储容量为8K8n28个引脚：q13根地址线A12A0q8根数据线D7D0q片选CE*
23、q编程PGM*q读写OE*q编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615421 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGN
24、DD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256逻辑图逻辑图EPROM芯片芯片2725643例5-1设计一个ROM扩展电路，容量32K字，地址从00000H开始。1 12 23 34 45 56 67 78 89 91010111112121
25、313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引脚图引脚图n分析芯片数量n分析地址总线和数据总线数量n分析电路连接接口44地址译码器2732o7-0A11-0CE2732CEOEA11 0IOMA19-A13OED15-D8A12-A1D7-D
26、0RDo7-0CS 图 4-9 8086CPU 与 EPROM 的连接 452、RAM扩展电路46位扩展(加大字长)例 用8个16K1bit芯片组成16K8bit的存储器。A0A13D0D1D2D716K1CSCSCSCSWEWEWEWE16K1D0D1D2D747存储芯片的位扩展：存储芯片的位扩展：64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用64K1bit的芯片扩展实现64KB存储器进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个模块的地址线和
27、控制形成整个模块的地址线和控制线，而各芯片的线，而各芯片的数据线并列（位线扩展）数据线并列（位线扩展）形成整个模块的数据线（形成整个模块的数据线（8bit宽度）。宽度）。A0 A15R/WCS等效为64K*8A0 A15D0 D7R/WCS存储器容量的扩展存储器容量的扩展48字扩展(扩大地址)CSWECSWECSWECSWE16K416K416K416K4A0A13WED0D1D2D3译码器译码器A14A15123D0 D3D0 D3D0 D3D0 D34949存储芯片的字扩展：存储芯片的字扩展：用8K8bit的芯片扩展实现64KB存储器D0 D764K*1D0764K*1D0764K*1D0
28、764K*1D0764K*1D0764K*1D0764K*1D07CS1 8K*8D07CS 3-8译码器Y0Y1Y7A13 A14 A15 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连地址线、控制线和数据线互连形成整个模块形成整个模块的低位地址线、控制线和数据线的低位地址线、控制线和数据线，CPU的高位地址线（扩展的字线）被用来译码以的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线形成对各个芯片的选择线 片选线片选线。A0 A12R/W64K*8A0 A15D0 D7R/WCS等效为5074LS13874LS138译码器译码器n将输入的一
29、组二进制编码变换为一个特定的输将输入的一组二进制编码变换为一个特定的输出信号，出信号，即：将即：将输入的输入的一组高位地址信号一组高位地址信号通过通过变换，产生变换，产生一个有效的输出信号一个有效的输出信号，用于选中某，用于选中某一个存储器芯片，从而确定了该存储器芯片在一个存储器芯片，从而确定了该存储器芯片在内存中的地址范围。内存中的地址范围。译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译为唯一翻译为唯一“有效输出有效输出”的过程的过程51存储器地址译码方法存储器地址译码方法（1 1）片选控制的译码方法）片选控制的译码方法 常用的片选控制译码方法有全译码法、常用的片选控制译码方法
30、有全译码法、部分译码法、线选法部分译码法、线选法等。等。（2 2）译码芯片）译码芯片 常用的译码芯片是常用的译码芯片是74LS13874LS138译码器，功能译码器，功能是是3 388译码器，有三个译码器，有三个“选择输入端选择输入端”C C、B B、A A和三个和三个“使能输入端使能输入端”G G1 1、G G2A2A，G G2B2B以以及及8 8个输出端个输出端 Y Y7 7 Y Y0 0 52输 入输 出使 能选 择G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000 0 0111111101000 0 1111111011000 1 0111110111000 1 1111101111001 0 0111011111001 0 1110111111001 1 0101111111001 1 101111111其 它X X X1111111174LS138功能表功能表 译码芯片译码芯片74LS13853n地址范围：3E000H3FFFFH54
