1、第四节 边沿触发的触发器1第四节 边沿触发的触发器2一、电路结构和工作原理电路结构和工作原理 为了提高触发器的可靠性，增强抗干扰能力，为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于希望触发器的次态仅仅取决于CLK信号的下降沿信号的下降沿（或上升沿）到达时刻输入信号的状态。而在此之（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。前和之后输入状态的变化对触发器的次态没有影响。为实现这一设想，人们相继研制成了各种边沿为实现这一设想，人们相继研制成了各种边沿触发的触发器电路。触发的触发器电路。目前已用于数字集成电路产品中的边沿触发器目前已用
2、于数字集成电路产品中的边沿触发器电路有电路有用两个电平触发用两个电平触发D触发器构成的边沿触发器触发器构成的边沿触发器、维持阻塞触发器维持阻塞触发器、利用门电路传输延迟时间的边沿利用门电路传输延迟时间的边沿触发器触发器等几种较为常见的电路结构形式。等几种较为常见的电路结构形式。第四节 边沿触发的触发器3TG1TG2CDG1G2C1Q1QCLKTG3TG4CG3G4CQQCCCCCC1QQ1CLK1DC1D1FF2Q2CLK1DC12FFCLKQ第四节 边沿触发的触发器4 C1 1D CP D Q Q 第四节 边沿触发的触发器5RDSDTG1TG2CDG1G2CCLKTG3TG4CG3G4CQQ
3、CCCCCC第四节 边沿触发的触发器6 S C1 1D R SD RD CP D Q Q 第四节 边沿触发的触发器7。1 TG TG TG2 C C C TG1 D C 1 TG TG TG4 Q Q C C C TG3 C 1 G3 1 1 1 G1 1 1 1 1 RD SD CP 1 C C G4 G2 2.典型集成电路典型集成电路 74HC/HCT74 中中D触发器的逻辑图触发器的逻辑图第四节 边沿触发的触发器8 74HC/HCT74的功能表的功能表DSQDSDR1nQLHHHHHLLHHQn+1 D CPHHLLHLLHLHHL Q D CP输输 出出输输 入入DR74HC/HCT7
4、4的逻辑符号和功能表的逻辑符号和功能表具有直接置具有直接置1、直接置、直接置0，正边沿触发的，正边沿触发的D功能功能触发器触发器 S C1 1D R S C2 2D R 1SD 1RD 1CP 1D 1Q 1Q 2SD 2RD 2CP 2D 2Q 2Q 国标逻辑符号国标逻辑符号DDDD第四节 边沿触发的触发器9CLKQG5SRG3G4G6G1G2QSR维持阻塞结构边沿触发维持阻塞结构边沿触发SR触发器触发器第四节 边沿触发的触发器10CLKQG5DSRG3G4G6G1G2QQQCLKD第四节 边沿触发的触发器11CLKQG5SRG3G4G6G1G21DDSDRQ2D电路结构电路结构CLKQSR
5、1DDSDRQ2D1DC1CLKQSR1DDSDRQ2D1DC1&逻辑图形符号逻辑图形符号第四节 边沿触发的触发器122.典型集成电路典型集成电路-74LS74&CP&D Q Q&SD RD S C1 1D R SD RD CP D Q Q 第四节 边沿触发的触发器13CLKDQQOOOOtttt第四节 边沿触发的触发器14CLKQMNG2G3JQKG5G6G1G4G7G8 输入控制门输入控制门G7、G8的传输延迟时间大于的传输延迟时间大于SR锁存锁存器的翻转时间。器的翻转时间。第四节 边沿触发的触发器15 0 00 01 01 00 10 11 11 101010101Q01110010CL
6、K*QJQK第四节 边沿触发的触发器16二、二、边沿触发方式的动作特点边沿触发方式的动作特点 触发器的次态仅取决于时钟信号的上升沿（也触发器的次态仅取决于时钟信号的上升沿（也称为正边沿）或下降沿（也称为负边沿）到达时称为正边沿）或下降沿（也称为负边沿）到达时输入的逻辑状态，输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。输出的状态没有影响。这一特点有效地提高了触发器的抗干扰能力，这一特点有效地提高了触发器的抗干扰能力，因而也提高了工作可靠性。因而也提高了工作可靠性。第四节 边沿触发的触发器175.3.3负边沿触发负边沿触发JK
7、触发器触发器 负边沿触发器输出状态是根据负边沿触发器输出状态是根据CPCP下降沿到达瞬间下降沿到达瞬间输入信输入信号的状态来决定的。而在号的状态来决定的。而在CPCP变化前后，输入信号状态变化变化前后，输入信号状态变化对触发器状态都不产生影响。对触发器状态都不产生影响。1、电路结构、电路结构第四节 边沿触发的触发器18 负边沿触发的负边沿触发的JK触发器的真值表触发器的真值表 CP J K 功能说明 0 0 0 0 0 1 0 1 保持 0 1 0 1 0 1 0 0 置0 1 0 1 0 0 1 1 1 置1 1 1 1 1 0 1 1 0 翻转nQ1nQ01nQnnQQ111nQnnQQ1
8、当J=K=0时，；J与K相反时，状态随J；J=K=1时，。即0、0不变；0、1出0；1、0出1；1、1翻转。nnQQ11nQnnQQ1设设 1DDRS第四节 边沿触发的触发器19下降沿触发的下降沿触发的JK触发器的理想波形图触发器的理想波形图 CPJQK第四节 边沿触发的触发器20T 触发器和触发器和T 触发器触发器T和和T触发器的逻辑功能触发器的逻辑功能 T和和T触发器是一种可控翻转触发器。触发器是一种可控翻转触发器。在在CP的作用下，根据输入信号的作用下，根据输入信号T情况的不同，情况的不同，决定触发器是否翻转。当决定触发器是否翻转。当T=0时，时，CP作用沿到来触作用沿到来触发器并不翻转
9、，保持原状态；当发器并不翻转，保持原状态；当T=1时，时，CP作用沿作用沿到来，触发器将发生翻转。到来，触发器将发生翻转。T触发器，触发器，CP作用沿到来时，其状态一定发生作用沿到来时，其状态一定发生翻转，所以其功能就是令翻转，所以其功能就是令T=1的的T触发器。触发器。T和和T触发器无独立产品。触发器无独立产品。第四节 边沿触发的触发器21用用JK、D触发器转触发器转换实现换实现T和和T触发触发器器 由由 JK JK 触触发器构成的发器构成的 T,T T,T 触发触发器器 用用 D D 触发器触发器构成的构成的 T,TT,T 触发器触发器第四节 边沿触发的触发器22 D Q tSU tH t
10、W tPLH CP tPHL Tcmin Q tPHL tPLH 5.3.4 触发器的动态特性触发器的动态特性 C1 1D Q Q D C 动态特性反映其触发器对输入信号和时钟信号间的时间要求，动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。以及输出状态对时钟信号响应的延迟时间。建立时间建立时间保持时间保持时间脉冲宽度脉冲宽度传输延时时间传输延时时间传输延时时间传输延时时间第四节 边沿触发的触发器23 保持时间保持时间tH ：保证：保证D状态可靠地传送到状态可靠地传送到Q 建立时间建立时间tSU ：保证与保证与D 相关的电路建立起稳定的状态，使相关的电路建立起稳定的状态，使触发器状态触发器状态得到正确的转换。得到正确的转换。最高触发频率最高触发频率fcmax ：触发器内部都要完成一系列动作，需要：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于一定的时间延迟，所以对于CP最高工作频率有一个限制。最高工作频率有一个限制。触发脉冲宽度触发脉冲宽度tW ：保证内部各门正确翻转。：保证内部各门正确翻转。传输延迟时间传输延迟时间tPLH和和tPHL ：时钟脉冲：时钟脉冲CP上升沿至输出端上升沿至输出端新状态稳定建立起来的时间新状态稳定建立起来的时间第四节 边沿触发的触发器24
