1、下一页下一页返回返回上一页上一页退出退出章目录章目录第2页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录第3页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 tt第4页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高脉冲跃变后的值比初始值低脉冲跃变后的值比初始值低0+3V0-3V0+3V0-3V第5页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 A0.9A0.5A0.1AtptrtfT第6页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 所谓门就是一种开关
2、，它能按照一定的条件所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关门电路的输入和输出之间存在一定的逻辑关系系(因果关系因果关系)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。基本逻辑关系为基本逻辑关系为三种。三种。下面通过例子说明逻辑电路的概念及下面通过例子说明逻辑电路的概念及的意义。的意义。第7页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录220V+-Y=A B000101110100ABYBYA第8页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录BY220VA
3、+-Y=A+B000111110110ABY第9页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录101AY0Y220VA+-R第10页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录第11页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 电平的高电平的高低一般用低一般用“1”和和“0”两种状两种状态区别，若规态区别，若规定定高电平为高电平为“1”，低电平，低电平为为“0”则称为则称为正逻辑正逻辑。反之。反之则称为则称为负逻辑负逻辑。若无特殊说明，若无特殊说明，均采用正逻辑。均采用正逻辑。100VUCC高电平高电平低电平低电平第12页/共145
4、页下一页下一页返回返回上一页上一页退出退出章目录章目录输入输入A、B、C全为高电平全为高电平“1”，输出输出 Y 为为“1”。输入输入A、B、C不全为不全为“1”，输出输出 Y 为为“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V第13页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录逻辑逻辑即：有即：有“0”出出“0”，全全“1”出出“1”Y=A B C&ABYC00000010101011001000011001001111ABYC第14页/共145页下一页下一
5、页返回返回上一页上一页退出退出章目录章目录0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3V-U 12VRDADCABYDBC输入输入A、B、C全为低电平全为低电平“0”，输出输出 Y 为为“0”。输入输入A、B、C有一个为有一个为“1”，输出输出 Y 为为“1”。第15页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录(3)逻辑关系逻辑关系：逻辑逻辑即：有即：有“1”出出“1”，全全“0”出出“0”Y=A+B+CABYC 100000011101111011001011101011111ABYC第16页/共
6、145页下一页下一页返回返回上一页上一页退出退出章目录章目录+UCC-UBBARKRBRCYT 1 0饱和饱和(2)逻辑表达式：逻辑表达式：Y=A“0”10“1”“0”“1”AY逻辑符号逻辑符号1AY第17页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录3 逻辑函数的化简9 译码器和数字显示6 组合逻辑电路的分析与综合0 1 0 00 0 1 0流过 E结的电流为正向电流若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。第132页/共145页解：将逻辑函数式用最小项表示A B C Y写出最简“与或”逻辑式第135页/共145页对应于Y=1，若输入变量为“1”，则取输入变量本
7、身(如 A)；试画出控制G1和 G2运行的逻辑图。(1)静态功耗低（每门只有0.(4)用“与非”门构成“或非”门这种电路称“异或”门。用“与非”门构成基本门电路第122页/共145页首先假设逻辑变量、逻辑函数取“0”、“1”的含义。有有“0”出出“1”，全，全“1”出出“0”&ABCY&ABC00010011101111011001011101011110ABYCY=A B C1Y第18页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录Y&ABC1YABC 1有有“1”出出“0”，全，全“0”出出“1”00010010101011001000011001001110ABYCY=
8、A+B+C第19页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录ABY1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY1 1ABY2Y2第20页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录ABC&1&D1YY=A.B+C.D1&YABCD逻辑符号逻辑符号第21页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录第22页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1BC第23页/共145页下一页下一页返回
9、返回上一页上一页退出退出章目录章目录 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T14.3V钳位钳位2.1V“0”(0.3V)输入全高输入全高“1”,输出为输出为低低“0”1VT1R1+Ucc T4第24页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T11V(0.3V)“1”“0”输入有低输入有低“0”输出为输出为高高“1”流过流过 E结的电结的电流为正向电流流为正向电流5VVY 5-0.7-0.7 =3.6V第25页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录0001001
10、1101111011001011101011110ABYCY=A B CY&ABC第26页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录74LS00、74LS20管脚排列示意图管脚排列示意图&1211109814133456712&UCC4B 4A 4Y3B 3A3Y1B1A1Y2B2A2Y GND(a)74LS001211109814133456712&UCC2D 3C 2BNC 2A2Y1B1ANC1D1C1Y GND74LS20(b)第27页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录基本逻辑门电路的组合0 0 0 0(1)静态功耗低（每门只有0.定
11、量说明门电路抗干扰能力若A2A1A0=010,输出选中1D2路的数据信号。如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。4 CMOS传输门电路半加：实现两个一位二进制数相加，不考虑来自低位的进位。理解加法器、编码器、译码器等常用组合逻辑输入A、B、C有一个为“1”，输出 Y 为“1”。2 二 十进制编码器对偶关系：将某逻辑表达式中的与()换成或(+)，或(+)换成与()，得到一个新的逻辑表达式，即为原逻辑式的对偶式。0 0 0 04 CMOS传输门电路10 数据分配器和数据选择器1 0 1 0给各路接收端，其原理如图所示。在一种组合中，各输入变量之间是“与”关系由逻辑图
12、写出逻辑表达式1 1 0 0 0 0 0 0 0 1 0第28页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录第29页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录ABDE允许叠加干扰允许叠加干扰UOFF0.9UOH1231234 Ui 第30页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录AB UON是保证输出为额是保证输出为额定低电平时所对应的定低电平时所对应的最最小输入高电平电压小输入高电平电压。DE1231234 Ui UON第31页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 第32页/共145页下一页下一页返
13、回返回上一页上一页退出退出章目录章目录10 低电平，低电平，&Y11R第33页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录50%50%tpd1tpd22 2pt2pt2pt1pt1pdpdttt 输入波形输入波形ui输出波形输出波形uO第34页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录“1”控制端控制端 DE D T5Y R3R5AB R4R2R1 T3 T4T2+5V T1第35页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录“0”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11V1V第36页/共
14、145页下一页下一页返回返回上一页上一页退出退出章目录章目录&YEBA逻辑符号逻辑符号 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY功能表功能表1E0EABY 第37页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录74LS4147 编码器功能表第142页/共145页或由卡图诺可得相同结果会用逻辑代数的基本运算法则化简逻辑函数;(1)由逻辑状态表写出逻辑式74LS247型译码1 0 1 1状 态 表用2片74LS151型8选1数据选择器构成具有输入A、B、C全为低电平“0”，输出 Y 为“0”。=I4 +I6 I5+I7全“0”出“0”1 1
15、 1(a)将取值为“1”的相邻小方格圈成圈;1 0 0 0在一种组合中，各输入变量之间是“与”关系二进制：0，1两个数码，“逢二进一”。输入A、B、C有一个为“1”，输出 Y 为“1”。(4)允许电源电压范围宽(3 18V)A B C Y“1”“0”“0”A1 B1第38页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录&YCBA T5Y R3AB CR2R1T2+5V T1RLU 第39页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录Y&CBAKA+24VKA220&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“0”“0”第
16、40页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录Y&CBAKA+24VKA220&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“1”0第41页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录20.4.1 CMOS 非门电路非门电路AYT2+UDDT1N 沟道沟道P 沟道沟道GGDSS第42页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录T4 与与 T3 并联，并联，T1 与与 T2 串联；串联；当当 AB 都是高电平时都是高电平时,T1 与与 T2 同时导通，同时导通，T4 与与 T3 同时截止；输出同时
17、截止；输出 Y 为为低电平。低电平。当当AB中有一个是低中有一个是低电平时，电平时，T1与与T2中有一中有一个截止，个截止，T4与与T3中有一中有一个导通个导通,输出输出Y 为高电平。为高电平。20.4.2 CMOSABT4T3T1T2+UDDY第43页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录BT4T3T1T2AY 当当 AB 中有一个是中有一个是高电平时，高电平时，T1 与与 T2 中中有一个导通，有一个导通，T4 与与 T3 中有一个截止，输出中有一个截止，输出 Y 为低电平。为低电平。当当AB都是低电平都是低电平时，时，T1 与与 T2 同时截止，同时截止，T4
18、与与 T3 同时导通；输同时导通；输出出 Y 为高电平。为高电平。20.4.3 CMOS第44页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录20.4.i3VT Viii第45页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录iii20.4.3VT V第46页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录TGuiuOCCTGuiuiCC1“1”TGuiuiCC1“0”20.4.第47页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录要求:当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为“0”。0 0 0 1(
19、3)应用卡诺图化简逻辑函数9 译码器和数字显示A B C Y第118页/共145页有“0”出“1”，全“1”出“0”2 二-十进制显示译码器由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；74LS139译码器功能表理解加法器、编码器、译码器等常用组合逻辑解：将逻辑函数式用最小项表示输入有低“0”输出为高“1”1 0 0 0=I1+I3+I5+I7输入A、B、C有一个为“1”，输出 Y 为“1”。1 1 0 0 10 0 1 1A B C G1 G2输入A、B、C不全为“1”，输出 Y 为“0”。第48页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录第49页/共1
20、45页下一页下一页返回返回上一页上一页退出退出章目录章目录AAAA100011AAAAAAAAAA 01AAAAABBAABBA第50页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录CBABCAAA)()(CBACBA )()(CBACBACABACBA)()()()(CABACBA)()(CABABCBCAA)(BCBCA)(1BCAA+1=1 A A=A.第51页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录110011111100BABABABA列状态表证明：列状态表证明：AB0001101111100100ABBABABABA0000第52页/共14
21、5页下一页下一页返回返回上一页上一页退出退出章目录章目录证明证明：BAAABA)(A+AB=ABAABABAAABBAA)(BABAA)(（3）（4）ABABA)(ABAAB)(（5）（6）第53页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录下面举例说明这四种表示方法。下面举例说明这四种表示方法。第54页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 设：开关闭合其状态为设：开关闭合其状态为“1”，断开为，断开为“0”灯亮状态为灯亮状态为“1”，灯灭为，灯灭为“0”0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01
22、 1 0 01 1 1 1第55页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录取取 Y=“1”(或或Y=“0”)列逻辑式列逻辑式取取 Y=“1”(1)由逻辑状态表写出逻辑式由逻辑状态表写出逻辑式对应于对应于Y=1，一种组合中，输入变一种组合中，输入变量之间是量之间是“与与”关系，关系，0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1第56页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录ABCCBACBACBAY 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 1
23、1 0 1 01 1 0 01 1 1 1第57页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。有“0”出“1”，全“1”出“0”用“与非”门构成基本门电路=A AB B AB0 0 1 0第123页/共145页(3)化简逻辑式可得：1 0 0 1 0A B C Y1 0 0 0有“0”出“1”，全“1”出“0”故障“1”表示，正常“0”表示，若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。1 0 1 0 0 0 0 0 1 0
24、 00 0 1 11 0 0在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。1 0 0 1 1 10 1 1 0 0 0 1 0 0 0 0YCBA&1CBA第58页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录第59页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录(2)应用应用“与非与非”门构成门构成“或或”门门电路电路(1)应用应用“与非与非”门构成门构成“与与”门电路门电路AY&B&BAY&由逻辑代数运算法则：由逻辑代数运算法则：ABABY由逻辑代数运算法则：由逻辑代数运算法则：BABABAY第60页/共145页下一页下
25、一页返回返回上一页上一页退出退出章目录章目录&YAYBA&AY 由逻辑代数运算法则：由逻辑代数运算法则：BABABAY第61页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录例例1：化简化简CABCBACBAABCY)()(BBCABBACCAAC A例例2：化简化简CBCAABY)(AACBCAABCBACACABABCAAB第62页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录BABAA例例3：化简化简CBACBAABCYABCCBACBAABCACBC CBCBA)(CBCBACBABAABCBACBAY例例4：化简化简第63页/共145页下一页下一页返
26、回返回上一页上一页退出退出章目录章目录例例5：化简化简DBCDCBADABABCYDBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDB第64页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录第65页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录BA0101BABABABABCA00100m01 11 101m3m2m4m5m7m6mAB000m01 11 101m3m2m4m5m7m6mCD0001111012m12m15m14m8m9m11m10m第66页/共145页下一页下一
27、页返回返回上一页上一页退出退出章目录章目录ABC001001 11 101111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1第67页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录ABC001001 11 101111ABCCBACBACBAY第68页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录ABC001001 11 101111ABCCABCBABCAY用卡诺图表示并化简。用卡诺图表示并化简。解：解：1.卡诺图卡诺图2.合并最小项合并最小项3.写出最简写出最简“与或与或”逻辑式逻
28、辑式第69页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录ABC001001 11 101111解：解：三个圈最小项分别为：三个圈最小项分别为：合并最小项合并最小项ABCCBAABCBCACABABC BCACABABACBCY第70页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录00ABC1001 11 101111解：解：CACBYAB0001 11 10CD000111101111DBY CBABCACBACBAY(1)(2)DCBADCBADCBADCBAY第71页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录解：解：DBAYAB0
29、001 11 10CD000111101DBDBCBAAY111111111第72页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录第73页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录确定确定第74页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录Y=Y2 Y3=A AB B AB.A B.A B.A.A BBY1AB&YY3Y2第75页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录反演律反演律反演律反演律第76页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录=A BABY001 100111001第77页
30、/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录C=“0”(C=“1”)时传输门关断。74LS139型译码器01mW,TTL每门10mW)取 Y=“1”(或Y=“0”)列逻辑式UOFF是保证输出为额定高电平的90%时所对应的最大输入低电平电压。逻辑表达式：Y=A第132页/共145页输入A、B、C不全为“1”，输出 Y 为“0”。各组合之间是“或”关系2 二-十进制显示译码器0 0 1 0从而可节省器件，降低成本，提高电路工作的可靠性。Y3 Y2 Y1 Y00 0 0 00 0 1 1组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。1
31、 1 1 0 1 0 0 11 0 01 交通信号灯故障检测电路1 0 1 0 0 0 0 0 1 0 0A B.Y=AB AB .ABA B =AB+ABBAY第78页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录=A B=1ABY逻辑符号逻辑符号=A BABY001 100100111第79页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录Y&1BA&C101AA=AC+BCY=AC BC 设：设：C=1封锁封锁打开打开选通选通A信号信号第80页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录Y&1BA&C001设：设：C=0选通选通B信号
32、信号B=AC+BCY=AC BC第81页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录第82页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录(0 0 0 0 C 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1第83页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录CBACBABABCAYC 0 0 0 0 C 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1ACBCBAY ACBCBAY CABCBA.)(BACBA ABC000111100
33、11111第84页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录CABCBAY.&ABCY&ABCC)(BACBAY 第85页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 (0 0 0 0 Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABCCBACBACBAY BCACBACBACBAABCCBACBACBAY 解：解：第86页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录YCBA01100111110&1010第87页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录
34、 开工为开工为“1”，不开工为，不开工为“0”；G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。第88页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2第89页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录ABCCABCBABCAG 1ABCCBACBACBAG 2ABC001001 11 101111ACBCABG 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1
35、10 0 00111 0 0 1 0A B C G1 G2 100011 0 1第90页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录ACBCABG 1ACBCAB ABCCBACBACBAG 2ABCCBACBACBAG 2 ABC001001 11 101111第91页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录A BCA BC&G1G2第92页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录20.7 加法器加法器第93页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录20.7 加法器加法器0 0 0 0 11+1010
36、1010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现第94页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录第95页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录BABABASABSCABC A B S C0 0 0 00 1 1 01 0 1 01 1 0 1第96页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录输入输入-1表示低位来的进位表示低位来的进位AiBiCi-1SiCi第97页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录1iii1iii1iii1iiiiCBACBACBACBAS
37、1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 1第98页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录1ii1iiiiiCACBBAC1iiiiCBAS1BiAiCi-1Si&=11CiSi&第99页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。第100页/共145页下一页下一
38、页返回返回上一页上一页退出退出章目录章目录编码器编码器第101页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 解：解：第102页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录0 0 01 0 0I0I1I2I3I5I6I输入输入输输 出出Y2 Y1 Y0第103页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录Y2=I4+I5+I6+I7=I4 I5 I6 I7.=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2 I3 I6 I7.=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1 I3 I5 I7.=I1+I3+I5+I7
39、第104页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录10000000111I7I6I5I4I3I1I2Y2Y1Y0第105页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录表示十进制数表示十进制数10个个编码器编码器第106页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 00011101000011110001101100000000111第107页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录Y3=I8+I9第108页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录100000000111011010
40、01&1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9第109页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录98983.IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 第110页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录十键十键8421码编码器的逻辑图码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9第111页/共145页下一页下一页返
41、回返回上一页上一页退出退出章目录章目录第112页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录第113页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录GND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8第114页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录第115页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1
42、0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出第116页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C第117页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录CBA111&Y0Y1Y2Y3Y4
43、Y5Y6Y70 1 11 0 010000000AABBCC第118页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录0AS2-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE第119页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录0AS 2-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE00脱离总线脱离总线数据数据第120页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录 74LS139型译码器型译码器(a)外引线排列图；外引线排列图；(b)逻辑图逻辑图(a)GND1Y31Y2
44、1Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC10916151413121174LS139(b)11111&Y0&Y1&Y2&Y3SA0A1第121页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录74LS译码器译码器 输输 入入 输输 出出SA0A1Y0110 0 00 0 11 001 101110 Y1Y2Y3111011101110111 74LS139型型译码器译码器S=0时译码器工时译码器工作作输出低电平有效输出低电平有效第122页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录二二 十十进进制制代代码码
45、第123页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录gfedcba 由七段发光二极管构成由七段发光二极管构成例：例：共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法abcdefg第124页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码100101111117个个4位位第125页/共145页下一页下一页返回返
46、回上一页上一页退出退出章目录章目录gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9第126页/共145页下一页下一页返回返回
47、上一页上一页退出退出章目录章目录BS204A0A1A2A3 74LS247+5V来来自自计计数数器器七段译码器和数码管的连接图七段译码器和数码管的连接图5107abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCC 74LS247型译码型译码器的外引线排列图器的外引线排列图abcdefg74LS247第127页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录IYD0D1D2D3SA1A0A0A1D0D1D2D3S第128页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录从从多路多路数据中选择其中
48、所需要的数据中选择其中所需要的一路一路数据输出。数据输出。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D0D1D2D3YSA1A0控制信号控制信号第129页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录11&111&1YD0D1D2D3A0A1S100000074LS153型型4选选1数据选择器数据选择器第130页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录11&111&1YD0D1D2D3A0A1S01D0000由控制端决定选由控制端决定选择哪一路数据输择哪一路数据输出。出。选中选中D000110074LS153型
49、型4选选1数据选择器数据选择器动画动画第131页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录SAADSAADSAADSAADY013012011010 74LS153功能表功能表使能使能选选 通通输出输出SA0A1Y10000001100110D3D2D1D0 正常工作。正常工作。时时禁止选择；禁止选择；时时,S,Y,S00111 1S A11D31D21D11D01Y地地74LS153(双双4选选1)2D32D22D12D02YA02SUCC15 14 13 12 11 10 91613245678第132页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录
50、74LS1531;0012选通芯片选通芯片,SA 。20,122选通芯片选通芯片SA若若A2A1A0=010,输出选中输出选中1D2路的数据信号。路的数据信号。74LS153(双双4选选1)2D32D22D12D02YA02SUCC15 14 13 12 11 10 9161S A11D31D21D11D01Y地地13245678A0A1A21第133页/共145页下一页下一页返回返回上一页上一页退出退出章目录章目录16选选1数据选择器数据选择器(1)1A2A1A0A0A1A2(2)1YD7D6D1D0D15D14D9D8.D15D14.D9D8.D0D1.D6D7SSABCSY1Y374LS
