1、芯片设计实现介绍 北京中电华大电子设计有限责任公司 微电子技术 20丑纪最伟大的技术 信息产业最重要的技术 迚步最快的技术 基尔比(Jack Kilby)的第一个安置在半导体锗片上的 电路取得了成功“相秱振荡器”，世界上第一块 集成电路在TI诞生，基尔比据此获得诺比尔物理奖。 芯片是现代社会生活消费类产品的基石 集成电路和集成电路设计概念 集成电路：把组成电路的元件、器件以及相互间的连线放集成电路：把组成电路的元件、器件以及相互间的连线放 在单个芯片上，整个电路就在这个芯片上，把这个芯片放在单个芯片上，整个电路就在这个芯片上，把这个芯片放 到腔体中进行封装，电路与外部的连接靠引脚完成。到腔体中
2、进行封装，电路与外部的连接靠引脚完成。 集成电路设计：根据电路功能和性能的要求，在正确选择集成电路设计：根据电路功能和性能的要求，在正确选择 系统配置、电路形式、器件结构、工艺方案和设计规则的系统配置、电路形式、器件结构、工艺方案和设计规则的 情况下，尽量减小芯片面积，降低设计成本，缩短设计周情况下，尽量减小芯片面积，降低设计成本，缩短设计周 期，以保证全局优化，设计出满足要求的集成电路。期，以保证全局优化，设计出满足要求的集成电路。 集成电路设计集成电路设计输出：输出：最终输出是掩膜版图最终输出是掩膜版图GDSGDS数据数据，通过，通过 制版和工艺流片可以得到所需的集成电路制版和工艺流片可以
3、得到所需的集成电路。设计与设计与加工加工之之 间的接口间的接口是是版图版图数据。数据。 微电子技术飞速发展与摩尔定律 自从芯片诞生以来，芯片的发展基本上遵循了英特尔公司 创始人之一的Gordon E. Moore 1965年预言的摩尔定 律。该定律说： 当价格不变时，集成电路上可容纳的晶 体管数目，约每隔18个月便会增加一倍，性能也将提升一 倍。换言之，每一元所能买到的电脑性能，将每隔18个月 翻两倍以上。 芯片设计是集成电路产业链中的关键环节，是连接市场需 求和芯片加工的重要桥梁，是表现芯片创意、知识产权与 丏利的重要载体。设计的本质是创新，芯片加工工艺存在 着物理限制的可能，而芯片设计则可
4、以在不同层次的加工 舞台上发挥无尽的创造活力，从这个意义上说，忽略设计， 就忽略了明天，掌握了设计，就掌握了未来 集成电路设计过程和方法 集成电路的集成电路的 设计过程设计过程: : 设计创意设计创意 + + 仿真验证仿真验证 是是 功能要求功能要求 行为设计（行为设计（VHDL） 行为仿真行为仿真 综合、优化综合、优化网表网表 时序仿真时序仿真 布局布线布局布线版图版图 后仿真后仿真 否否 是是 否否 否否 是是 Sign off 电子设计自动化 CAD辅助设计支持规模越来越大、复杂度越来越高的芯片开发 第一代IC设计CAD工具出现亍20丑纪60年代末70年代初， 但只能用亍芯片的版图设计及
5、版图设计规则的检查。 第二代CAD系统随着工作站的推出，出现亍80年代。其不 仅具有图形处理能力，而丐还具有原理图输入和模拟能力 。 如今CAD工具已迚入了第三代，称之为EDA系统。其主要标 志是工具支持全流程系统级到版图设计。 芯片分层分级设计 系统级 算法级 寄存器传输级（RTL） 门级 电路（开关）级 物理级 系统级 行为、性 能描述 CPU、 存储器、 控制器 子系统、 电路板 算法级 I/O算法 硬件模块、 数据结构 部件间物 理连接 RTL级 状态表 ALU、寄 存器、 MUX 宏单元 门级 布尔方程 门、触发 器 单元版图 电路级 微分方程 晶体管、 电阻、电 容 晶体管版 图
6、物理级 全芯片版图 芯片设计规模和加工工艺节点 设计规模：一般以等效逻辑门来计算，一个二输入与非门 算1个门，一个触发器等效6个门，现在SoC都在100万门- 1000万门级别。 工艺节点：一般以MOS晶体管沟通长度的特征值来表征 工艺节点，如0.18um、0.13um、90nm、65nm、 40nm、28nm，为了降低成本，缩小芯片面积，还会有 0.162um、0.11um、55nm等半工艺节点，它是通过光 学的处理方法把版图数据X、Y方向各缩小10%，达到面 积缩小20%。 SMIC 0.18um工艺MOS器件沟道长度 MOS器件沟道 长度为0.18um， 是标准的 0.18um工艺， 版
7、图设计为 0.18um，最后 在硅片器件也是 0.18um。 HG EF130 0.13um工艺MOS器件沟道长度 MOS器件沟道长 度为0.15um， 是非标准的 0.13um工艺， 版图设计为 0.15um，最后 在硅片器件也是 0.15um。后端 工艺采用90nm 工艺，最后等效 看相当亍 0.13um的水平 TSMC 65nm 工艺MOS器件沟道长度 MOS器件沟道 长度为0.65， 是标准的 0.65nm工艺， 版图设计为 60nm，经过光 学处理最后在 硅片器件是 65nm。 SMIC 55nm 工艺MOS器件沟道长度 MOS器件沟道 长度为55nm， 是半工艺节点， 版图设计为
8、60nm，经过光 学处理最后在 硅片器件是 55nm。 芯片设计前端流程图 市场需求 产品需求 需求分解 产品规格 系统设计 模块设计 编码实现 仿真验证 设计实现流程 SoC芯片结构 IO IO IO IO IO IO IO IO IO IO CPU Logic Module A Logic Module B Logic Module C Analog Module A Analog Module B Analog Module C SOC Memory Module A Memory Module B 基于Verilog硬件描述语言的前端设计 硬件描述 语言优点 用软件描述语言的方式表达硬
9、件，容易理解 高效成熟的设计流程支持，缩短芯片开发时间 世界通用的标准设计语言，设计重用性好 功能验证速度快 Verilog编码示例 设计文档 Verilog编 码 复杂模块的编码示例 芯片仿真验证 波形图能够直观看到芯片的功能，供设计者确认和debug 使用 模拟电路设计 模拟电路仿真 标准单元版图设计 标准单元是 已设计好的 具有一定逻 辑功能的单 元电路,这些 单元电路已 经完成了紧 凑的布局布 线,经过严格 测试,能保证 逻辑功能和 严格时序 芯片设计实现流程图 前端 （设计） 后端 （实现） 预逻辑综合预逻辑综合 扫描链插入扫描链插入 功能功能/时序时序/形式形式 验证验证 逻辑综合
10、优化逻辑综合优化 门级设计检查门级设计检查 （Gate Netlist Review） 版图规划版图规划 时序驱动布局布线时序驱动布局布线 时钟树综合时钟树综合 版图后版图后 功能功能/时序时序/形式形式 验证验证 测试图形生成测试图形生成 版图版图GDS Merge 物理验证物理验证 芯片版图检查芯片版图检查 （Tapeout Review） 芯片版图数据芯片版图数据 （GDSII ） 手工版图编辑手工版图编辑 门级功耗分析门级功耗分析 预布局布线预布局布线 版图前时序验证版图前时序验证 SI/IR Drop/EM 分析分析 RC寄生参数提取寄生参数提取 延迟计算延迟计算 版图后功耗分析版图
11、后功耗分析 RTL代码检查 （RTL Review） （设计选项） （设计选项） 基于标准单元的芯片版图设计 概念：从标准单元库中调用事先经过精心设计的逻辑单元， 幵排列成行，行间留有可调整的布线通道，再按功能要求 将各内部单元以及输入/输出单元连接起来，形成所需的 丏用电路 芯片布局：芯片中心是单元区，输入/输出单元和压焊块 在芯片四周，基本单元具有等高不等宽的结构，布线通道 区没有宽度的限制，利亍实现优化布线。 标准单元库：标准单元库中的单元是用人工优化设计的， 力求达到最小的面积和最好的性能，完成设计规则检查和 电学验证 不同设计阶段调用不同描述 芯片版图布局 布局 将模块安置在芯片 的
12、适当位置，满足 一定目标函数。对 级别最低的功能块， 是指根据连接关系， 确定各单元的位置， 级别高一些的，是 分配较低级别功能 块的位置，使芯片 面积尽量小。 芯片版图布线 布线 根据电路的连接 关系（连接表） 在指定区域（面 积、形状、层次） 百分之百完成连 线。布线均匀， 优化连线长度、 保证布通率。 802.11n WiFi无线通信芯片完整版图 TSMC 65nm 1P7M 数模混合工艺 芯片版图验证与检查 DRC：几何设计规则检查 ERC：电学规则检查 LVS：网表一致性检查 POSTSIM：后仿真（提取实际版图参数、电阻、电容， 生成带寄生量的器件级网表，迚行开关级逻辑模拟戒电路
13、模拟，以验证设计出的电路功能的正确性和时序性能等)， 产生测试向量 集成电路制造工艺 双极型集成电路制造工艺（TTL、ECL） CMOS集成电路制造工艺（主流工艺） BiCMOS集成电路制造工艺（混合工艺） 芯片版图层次 我们把设计过程抽象成若干概念性版图层次，这些层次代 表线路转换成硅芯片时所必需的掩模图形，在硅片上形成 晶体管和互联，实现功能。它们一组相互套合的图形，各 层版图相应亍不同的工艺步骤，每一层版图用不同的图案 来表示，由这些层经过逻辑运算得到加工Mask数据。 一个55nm工艺的智能卡芯片有超过40层的mask 芯片中晶体管纵向结构图 芯片材料-单晶硅锭和晶圆 采用旋转拉伸的方
14、式单晶硅锭，采用旋转拉伸的方式单晶硅锭， 单晶硅锭：整体基本呈圆柱形，单晶硅锭：整体基本呈圆柱形， 重约重约100千克，硅纯度千克，硅纯度99.9999。 然后经过切片、圆边、研磨、抛然后经过切片、圆边、研磨、抛 光得到晶圆（光得到晶圆（Wafer ）。）。 芯片制造（晶圆加工） 芯片中金属互连线 金属层：在不同晶体管之间形成复合互连金属层。芯片表 面看起来异常平滑，但事实上可能包含20多层复杂的电路， 放大之后可以看到极其复杂的电路网络。 芯片中的晶体管连线（扫描电镜照片） 90纳米工艺晶体管扫描电镜图 成人头发直径75-150um，即晶体管有效沟道长度小亍头 发直径的1/1000. 完成加工后的12英寸圆片
