1、 2013年数字电路复习题一、填空题1、有一数码10010011，作为自然二进制数时，它相当于十进制数 ，作为8421BCD码时，它相当于十进制数 。2、（ ）（ ）3、三态门的输出端有 、 和 三种状态。4、（101011.1101）2=（ 53.64 ）8=（ 2B.D ）16=（ 43.8125 ） 10。5、将2004个“1”异或起来得到的结果是_0_。6、已知某函数，该函数的反函数= 。7、74LS138是3线8线译码器，译码为输出低电平有效，若输入为=110时，输出 应为 。8、两片中规模集成电路10进制计数器串联后，最大计数容量为 100 进制。9、某计数器的输出波形如下图所示，
2、该计数器是 六 进制计数器。10、驱动共阳极七段数码管的译码器的输出电平为 低 有效。11、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有 15 根地址线，有 16 根数据读出线。12、 为构成40968的RAM，需要 4 片10248的RAM，扩展方式为字扩展时，需要增加 2 根地址线。 13、在决定一事件结果的所有条件中只要有一个或一个以上满足时结果就发生，9、 这种条件和结果的逻辑关系是 或 逻辑。14、由与非门构成的基本RS触发器中，当，时，其输出状态为 0 。 15、当七段数码显示器各发光二极管的公共端接正电源VCC时，这种接法称为共 _极接法
3、。此时，若要显示5字，则字中，各段驱动电平如下： 为高电平， 为低电平。16、由555定时器构成的三种电路中， 和 单稳态触发器 是脉冲的整形电路。17、74LS138是3线8线译码器，译码为输出低电平有效，若输入为=110时，输出 应为 。18. 按照电路结构和工作特点不同，触发器有 基本触发器 、 同步触发器 、 边沿触发器 之分。19、由D触发器组成的四位数码寄存器，清零后，输出端Q3Q2Q1Q0= 0000 ，若输入端D3D2D1D0=1001，当CP有效沿出现时，输出端Q3Q2Q1Q0= 1001 。20、JK触发器的特征方程是 ，D触发器的特征方程是 。21下图所示的电路中各输出端
4、的逻辑表达式为 ； ； 。 二、选择题：1、为实现“线与”逻辑功能，应选用_。（A）与非门（B）与门 （C）集电极开路（OC）门 （D）三态门2、下图所示逻辑电路为_。（A）“与非”门（B） “与”门（C）“或”门（D） “或非”门3、在下列逻辑部件中，属于组合逻辑电路的是_b_。（A）计数器（B） 数据选择器（C）寄存器 （D） 触发器?4、函数F(A,B,C)=AB+BC+AC的最小项表达式为_b_。（A）F(A,B,C)=m（0，2，4） （B）F(A,B,C)=m（3，5，6，7）（C）F(A,B,C)=m（0，2，3，4）（D）F(A,B,C)=m（2，4，6，7）5、逻辑函数F=A
5、B+BC的最小项表达式为 c （A）F=m2+m3+m6 （B）F=m2+m3+m7（C）F=m3+m6+m7 （D）F=m3+m4+m76、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是_a_。（A）1011-0110-1100-10000000（B）1011-0101-0010-0001-0000（C）1011-1100-1101-1110-1111 （D）1011-1010-1001-100001117、8线3线优先编码器的输入为，当优先级别最高的有效时，且输出低电平有效，其输出的值是_c_。（A）111 （B）10 （C）
6、000 （D）1018、某计数器的状态转换图如下，其计数的容量为_b_。000001010011100101110111（A）八 （B）五 （C）四 （D）三9、已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为_C_。AB说明00Qn保持010置0101置111Qn翻转（A）Qn+1 A （B） （C） （D） B10、某电路的输入波形 和输出波形如下图所示，则该电路为_c_。 （A）施密特触发器 （B）反相器 （C）单稳态触发器 （D）JK触发器 11、只能按地址读出信息，而不能写入信息的存储器为_b_。（A）RAM （B）ROM（C）PROM （D）EPROM 构成4
7、位寄存器应选用 b 个触发器。（A）2（B）4（C）6（D）812、有八个触发器的二进制计数器，它们最多有 c 种计数状态。（A）8； （B）16； （C）256； （D）6413、如下图所示是集成异步二五十进制计数器，用它构成8421码十进制计数器时，需使 a （A）；排序：，。（B），；排序：，。（C）；排序：，。（D）；排序：，。14、相同计数模的异步计数器和同步计数器相比，一般情况下 a (A)驱动方程简单 (B)使用触发器的个数少 (C)工作速度快 (D)以上说法都不对15、测得某逻辑门输入A、B和输出F的波形如下图，则F(A，B)的表达式是(A)F=AB (B)F=A+B (C)
8、(D) ?16、Moore和Mealy型时序电路的本质区别是 a (A)没有输入变量 (B)当时的输出只和当时电路的状态有关，和当时的输入无关 (C)没有输出变量 (D)当时的输出只和当时的输入有关，和当时的电路状态无关?17、n级触发器构成的环形计数器，其有效循环的状态数为 a (A)n个 (B)2n个 (C)2n-1个 (D) 2n个18、已知某电路的真值表如下表所示，该电路的逻辑关系是_c_。A B CFA B CF0 0 00 0 10 1 00 1 101011 0 01 0 11 1 01 1 10111(A)F=C (B)F=ABC (C)F=AB+C (D)19、函数的反函数是
9、_b_。(A) (B)(C) (D)20、具有“置0” 、“置1” 、“保持原状” 、“状态翻新” ，被称为全功能的触发器的是 c 。A、D触发器B、T触发器C、JK触发器D、同步RS触发器21、下列几种TTL电路中，输出端可实现线与功能的电路是_d_。（A）或非门 （B）与非门 （C）异或门 （D）OC门 22、在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后_c_。 (A)乘积项个数越少 (B)实现该功能的门电路少 (C)该乘积项含因子少 (D)乘积项和乘积项因子两者皆少23、 设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒
10、为0的是：_c_。 （A） （B） （C） （D）24、在下列逻辑部件中，属于组合逻辑电路的是_b_。（A） 计数器 （B） 数据选择器（C） 寄存器 （D） 触发器?25、能实现串行数据变换成并行数据的是： c 。A、编码器 B、译码器 C、移位寄存器D、二进制计数器26、下列哪个不能用555电路构成：_d_。（A）施密特触发器 （B）单稳态触发器（C）多谐振荡器（D）晶体振荡器三、选择题1、逻辑变量的取值，1比0大。（ 0 ）2、逻辑函数化简后的结果是唯一的。（ 0）3、若逻辑方程AB=AC成立，则B=C成立。（ 0 ） 4、一个逻辑函数的全部最小项之积恒等于1。（ 0 ）5、一个逻辑函数
11、的对偶式只是将逻辑函数中的原变量换成反变量，反变量换成 原变量。（0 ）?6、八路数据分配器的地址输入（选择控制）端有8个。（ 0 ）?7、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（0 ）?8、利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短 暂的过渡状态，不能稳定而是立刻变为0状态。（ 1 ）9、在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（ 1 ）10、约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将 约束项当作1，也可当作 0。（ 1 ）11、时序电路不含有记忆功能的器件。（ 0 ）12、计数器除了能对输入脉冲进
12、行计数，还能作为分频器用。（ 1 ）13、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。 （1 ） 14、编码器可以构成函数发生器。（ 0）15、CMOS与非门的未用输入端应连在高电平上。（ 1 ） ?16、计数模为2n的扭环形计数器所需的触发器为n个。（ 1 ） 17、Mealy型时序电路的输出只与当前的外部输入有关。（ 0 ）18、组合逻辑电路其特点是功能上无记忆，结构上无反馈。（1 ）19、用数据选择器可实现时序逻辑电路。（ 0 ）20、RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（1 ）21、主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同
13、。（ 1 ）22、由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（ 0 ）23、 卡诺图方格中1所对应的最小项之和组成原函数。（ 1 ）24、当时序逻辑电路存在无效循环时，该电路不能自启动。（ 1 ）25、双向移位寄存器电路中没有组合逻辑电路。（0 ）26、集电极开路门有高电平、低电平、高阻等状态。（ 0 ）27、锁存器是克服了空翻的寄存器。（ 0 ）28、或非门组成的RS触发器的约束条件是RS=0。（ 1 ）29、单稳态触发器的暂稳态维持时间的长短取决于外界触发脉冲的频率和幅度。 （0 ）30、D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（ 1
14、） 四、计算与分析1、化简下列逻辑函数为最简与或表达式：（1）（2） 2、对下列Z函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。Z= BC=0（）真值表 (2)卡诺图化简（3)逻辑图3、用卡诺图化简下面函数，求出它的最简与或表达式：4、在CMOS电路中有时采用图 (a)(b)所示的扩展功能用法，试分析各图的逻辑功能，写出Y1Y2的逻辑式。已知电源电压VDD=10V，二极管的正向导通压降为0.7V。 5、图（2）和图（3）都是CMOS门电路，写出,的表达式。 6、如下图所示的电路，其中74151是“8选1”数据选择器；试进行如下的组合逻辑电路分析。(1) 写出该电路的
15、逻辑表达式Y(A,B,C,D)；(2) 将该逻辑表达式化简为最简“与或”表达式；(3) 设：根据应用的情况，还存在着无关项集合，利用这些无关项对逻辑函数进行化简，请以“与非与非”形式写出化简后的结果。7、分析下图所示电路： 1） 试写出8选1数据选择器的输出函数式；2） 画出A2、A1、A0从000111连续变化时，Y的波形图； 8、分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。9、分析如下图所示电路的功能，写出驱动方程、时钟方程、状态方程，画出状态转换图，并判别是同步还是异步电路?10、74LS161是4位二进制加法计数器，其逻辑
16、功能表如下，试分析下列电路是几进制计数器，并画出其状态图。（ 74LS161采用异步清零，同步置数）74LS161逻辑功能表CTPCTTCPQ3 Q2 Q1 Q001111011101010 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0 加法计数CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”五、画图：1、已知D触发器各输入端的波形如图所示，试画出端的波形。 2、图（1）中的电路由CMOS门电路构成，写出P的表达式，并画出对应A、B、C的P波形。3、如下图所示为由边沿D触发器构成的电路图，设触
17、发器的初始状态=00，确定 及在时钟脉冲CP作用下的波形。 4、时序逻辑电路如下图所示。(1) 判断电路是同步电路还是异步电路； （2）写出驱动方程；（3）写出状态方程；（4）触发器的初始状态为0，已知CP和X的波形，画出Q1和Q2的波形。（4分）5、图（a）中CP的波形如图（b）所示。要求： （1）写出触发器次态的最简函数表达式和、的输出方程。（4分） （2）在图（b）中画出Q、和的波形（设=0）（6分）图（b）图（a）6、已知D触发器各输入端的波形如图所示，试画出端的波形。 7、由555定时器构成的电路如下图所示，其中、。回答下列问题：说明由555定时器构成的电路名称。(3分)如果输入信号
18、如图(b)所示，画出电路输出uo的波形。(7分） （a) (b) 六、电路设计1、试用3线8线译码器74LS138和门电路实现下列函数。 Z（A、B、C）=AB+C STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138 2、设计一个可控多数信号的判断电路：该电路有一个控制信号M，三个输入信号A、B、C，一个输出信号Y。当M=0时，三个输入信号多数为0时，输出为1；否则，输出为0。当M=1时，三个输入信号多数为1时，输出为1；否则，输出为0。、（1）列出真值表；（2）写出最小项表达式并化简为与或式；（3）变换为与非-与非形式。3、某工厂有三个车间和一个自备电站，站内有两台发电机X和Y。Y的发电能力是X的两倍。如果一个车间开工，只起动X即可；如果两个车间同时开工，只起动Y即可；如果三个车间同时开工，则X和Y都要起动。试设计一个控制发电机X、Y起动和停止的逻辑电路。（1）用全加器实现。（2）用译码器实现。20
