1、系别 班次 学号 姓名 .密封线以内答题无效电子科技大学二零零六至二零零七学年第二学期期末考试试卷评分基本规则数字逻辑设计及应用课程考试题 中文A卷 （120分钟） 考试形式：闭卷 考试日期 2007年7月 日课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分一二三四五六七八九十合计一、 填空题 （每空1分，共5分）1、CMOS与非门的未用输入端应连接到逻辑（ 1 ）电平或者输入信号连接端上。2、DAC的功能是将（ 数字 ）输入成正比地转换成模拟输出。3、 EPROM可存储一个（ 9 ）输入4输出的真值表。4、74X163的RCO输出有效条件是：仅当使能信号（ E
2、NT ）有效，并且计数器的状态是15。5、已知二进制原码为 ( 001101) 2 , 问 对应的8-bit的补码为 ( 00001101 )2.二、单项选择题：从以下题目中选择唯一正确的答案。（每题2分，共10分）1、八路数据分配器的地址输入端有（ B ）个。A. 2 B. 3 C. 4 D. 52、以下描述一个逻辑函数的方法中( C )只能唯一表示。A.表达式 B.逻辑图 C.真值表 D.波形图3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ B ）。A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器更少4、使用移位寄存器产生重复序列信号“
3、1000001”，移位寄存器的级数至少为（ D ）。A. 2 B. 3 C. 4 D.55、下列各逻辑函数式相等，其中无静态冒险现象的是（ D ）。 A. F=BC+AC+AB B. F=AC+BC+ABC. F=AC+BC+AB+AB D. F=BC+AC+AB+BC+AB+AC 三、 组合电路分析： （共10分）1求逻辑函数 最简和之积表达式。 （4分）解：(2). 已知逻辑函数 F=W+XZ+XY， 请写出与该函数对应的最小项列表表达式： F=WXYZ( ) (3分)F=WXYZ( 5，6，7，8，9，10，11，12，13，14，15 ) (3). 请完成给定电路的定时图（假设每一个逻
4、辑门均有一个单位的时延）。 (3分)解：四、 试用一片三输入八输出译码器（74X138）和适当的与非门实现函数：F = ABD + ACD + BCD写出真值表，画出电路连接图。译码器如下图所示。 （10分）解：ABCDF00000000100010100110010010101001101011101000010010101001011011000110101110111110五、一个2_BIT比较器电路接收2个2_BIT 数P(P=P1P0)和Q(Q=Q1Q0)。现在要设计一个电路使得当且仅当PQ时，输出FPQ为“1”。请你写出与该电路要求对应的真值表。 （5分）真值表2P1P0Q1Q0F
5、PQ00000000100010000110010010101001100011101000110011101001011011001110111110111110解：真值表1P1Q1P0Q0FPQ00000000100010100110010000101001100011101000110011101011011111000110101110111110真值表3P1Q1P0Q0FPQ10XX11110100101其余情况，输出FPQ =0六、时序电路设计： （共20分）激励/输出表Q1Q2X010001，011，10110，000，01011，001，01100，110，0D1D2，Z1、
6、已知状态/输出表如下，根据状态分配（state assignment），写出转换/输出表；写出针对D触发器的激励/输出表； （7分） 转换/输出表Q1Q2X010001，011，10110，000，01011，001，01100，110，0Q1*Q2*，Zstate/output table： state assignment： S S Q1 Q2A 0 0B 0 1C 1 0 D 1 1X01AB，0D，1BC，0A，0CD，0B，0DA，1C，0S*，Z2、已知针对D触发器的激励/输出表如表所示，请导出对应的激励方程、输出方程； （8分）激励/输出表Q1Q2X010 00 1 /00 1
7、/00 10 1 /01 1 /01 01 1 /00 0 /11 10 0 /11 0 /0D1D2 / Z 激励方程：， 输出方程：3、已知针对J_K触发器的激励方程、输出方程如下，请画出电路图,时钟上升沿有效。 （5分）激励方程： J0=( AQ1 ) ; K0=( A Q1)J1= AQ0 ; K1=(AQ0)输出方程: Y=(AQ1)(AQ0)电路图例：七、时序电路分析： （共15分）1、已知电路如图所示，写出电路的激励方程、输出方程、转移方程和建立转移/输出表; (8分)解：激励方程：，输出方程： 转移方程： 转移/输出表：QDQJ AY0100001000101111100111
8、01101111QD*QJ*2、已知某时序电路的转移方程和输出方程如下，请画出与输入波形对应的输出Y的波形图（设起始状态为Q1,Q0=00，时钟上升沿有效）。 (7分)转移方程： Q0*=Q0A+Q0A Q1*=Q1A+Q1Q0A+Q1Q0A输出方程: Y=Q1Q0A波形图：转移/输出表Q1Q0A010000/001/00101/010/01010/011/01111/000/1Q1*Q0*/Y八、74x163为同步清零，同步计数的4位二进制计数器，利用74X163和必要的门电路设计一模14计数器，计数序列为：1、2、3、4、5、6、7、8、9、10、11、12、13、15、1、2.。完成设计
9、并画出电路。（10分)74X163的功能表输入当前状态下一状态输出CLR_LLD_LENTENPQD QC QB QAQD* QC* QB* QA*RCO0XXXX X X X0 0 0 0010XXX X X XD C B A0110XX X X XQD QC QB QA011X0X X X XQD QC QB QA011110 0 0 00 0 0 1011110 0 0 10 0 1 0011110 0 1 00 0 1 1011110 0 1 10 1 0 001111.011111 1 1 10 0 0 01 解：1）、置数信号的产生分析： 在输出QDQCQBQA=1101（13）时
10、载入1111（15），在输出QDQCQBQA=1111（15）时载入0001（1），所以QDQCQBQA=11X1时LD_L=0，得LD_L=(QDQCQA)。2）、载入值DCBA的产生分析： 根据分析，在计数状态为 QDQCQBQA=1101（13）时载入1111（15），在QDQCQBQA=1111（15）时载入0001（1），由此可有以下方案可实现：方案1：取A=1，B=C=D=RCO 或方案2：取A=QA，B=QB，C=D=(QBQA) 或还有其他方案。电路图（方案2）：电路图（方案1）：九、采用集成4位移位寄存器74X194和集成多路选择器74X151连接的电路如下所示。（15分）1
11、） 写出反馈函数F的表达式；2） 指出在该电路中74X194实现的状态序列。3） 写出该电路的转移/输出表。（电路输出为Y和Z）4位通用移位寄存器74194的功能表如下表所示。74194功能表：输入下一状态功 能S1S0QA*QB*QC*QD*保 持0 0QAQBQCQD右 移0 1SRSIQAQBQC左 移1 0QBQCQDSLSI置 数1 1ABCD解：1）F=Q1Q0 2）74X194实现一个循环周期为7的电路，状态（Q2Q1Q0）序列为：111011001100010101110111，若Q2Q1Q0=000，S0=1，下一状态为111。3）转移/输出表： Q2Q1Q0Q2*Q1*Q0*YZ11101101011001100011001010001011010101001011100111011111产生两个序列：0111001和1001011。第 11 页 共 11 页
