1、第6章 电路板电磁兼容设计 6.1 元器件的选择元器件的选择6.2 电路板的布局电路板的布局6.3 滤波滤波6.4 屏蔽屏蔽6.5 接地接地6.6 抗干扰措施选择抗干扰措施选择6.1 元器件的选择元器件的选择6.1.1 电阻电阻由于表贴式元件具有低寄生参数的特点，因此，表贴式电阻总是优于引线式电阻。对于引线式电阻，应首选碳膜电阻，其次是金属膜电阻，最后是线绕电阻。由于在相对低的工作频率(约兆赫级)下，金属膜电阻是主要的寄生元件，因此其适合用于高功率密度和高准确度的电路中。线绕电阻有很强的电感特性，因此在对频率敏感的应用中不能用它。它最适合用在大功率处理的电路中。在放大器的设计中，电阻的选择非常
2、重要。在高频环境下，电阻的阻抗会因为电阻的电感效应而增加。因此，增益控制电阻的位置应该尽可能地靠近放大器电路以减少电路板的电感。在上拉/下拉电阻的电路中，晶体管或集成电路的快速切换会增加上升时间。为了减小这个影响，所有的偏置电阻必须尽可能地靠近有源器件及它的电源和地，从而减少PCB连线的电感。在稳压(整流)或参考电路中，直流偏置电阻应尽可能地靠近有源器件以减轻去耦效应(即改善瞬态响应特性)。在RC滤波网络中，线绕电阻的寄生电感很容易引起本机振荡，所以必须考虑由电阻引起的电感效应。6.1.2 电容电容由于电容种类繁多，性能各异，选择合适的电容并不容易。但是电容的使用可以解决许多EMC问题。下面简
3、单描述几种最常见电容类型、性能及使用方法：(1)铝电解电容是在绝缘薄层之间以螺旋状缠绕金属箔而制成的，这样可在单位体积内得到较大的电容值，但也使得这种电容的内部感抗较大。(2)钽电容是由一块带直板和引脚连接点的绝缘体制成的，其内部感抗低于铝电解电容。(3)陶质电容的结构是在陶瓷绝缘体中包含多个平行的金属片。其主要寄生特性为片结构的感抗特性，而在低于兆赫级的电路中，体现阻抗特性。不同频响特性意味着一种类型的电容会比另一种更适合于某种应用场合。铝电解电容和钽电解电容适用于低频终端，主要是存储器和低频滤波器领域。在中频范围内(从千赫到兆赫)，陶质电容比较适合，常用于去耦电路和高频滤波。特殊的低损耗(
4、通常价格比较贵)陶质电容和云母电容适合于甚高频应用和微波电路。为得到最好的EMC特性，电容具有低的ESR(Equivalent Series Resistance，等效串联电阻)值是很重要的，因为它会对信号造成很大的衰减，特别是在应用频率接近电容谐振频率的场合。电容在PCB的EMC设计中是使用最为广泛的器件。电容按功能的不同可以分为三种：(1)去耦(Decouple)：打破系统或电路的端口之间的耦合，以保证正常的操作。(2)旁路(Bypass)：在瞬态能量产生的地方为其提供一个到地的低阻抗通路。是良好退耦的必备条件之一。(3)储能(Bulk)：储能电容可以保证在负载快速变到最重时电压不会下跌。
5、对于去耦电容与旁路电容，在设计时建议如下：(1)以供应商提供的产品资料中的自谐振特性为基础选择电容，使之符合设计的时钟频率与噪声频率的需要。(2)在所需要的频率范围内加尽可能多的电容，以达到需要退耦的水平。(3)在尽可能靠近IC每个电源管脚的地方，至少放一个去耦电容，以减小寄生阻抗。(4)旁路电容与IC尽可能放在同一个PCB的平面上。(5)对于多时钟系统可以将电源平面进行分割，对每一个部分使用一种正确容值的电容器，被狭缝分隔的电源平面将一部分的噪声与其他部分的敏感器件分隔开来，同时提供了电容值的分离。(6)对于时钟频率在一个较宽的范围内变化的系统，旁路电容的选择甚为困难。一个较好的解决方法是将
6、两个容值上接近2 1的电容并联放置，这样做可以提供一个较宽的低阻抗区和一个较宽的旁路频率，这种多退耦电容的方法只在一个单独的IC需要一个较宽的旁路频率范围而且单个电容无法达到这一频带时才使用。而且容值必须保持2 1的范围内，以避免阻抗峰值超过可用的范围。储能电容可以保证在负载快速变到最重时供电电压不会下跌。储能电容可分为板极储能电容和器件级储能电容两种。板极储能电容在保证负载快速变到最重时，单板各处供电电压不会下跌。在高频、高速单板(以及条件允许的背板)上，建议均匀排布一定数量的较大容值的钽电容(1F、10F、22F、33F)，以保证单板同一电压的值保持一致。器件级储能电容在保证负载快速变到最
7、重时，器件周围各处供电电压不会下跌。对于工作频率较高、速率较快、功耗较大的器件，建议在其周围排放14个较大容值的钽电容(1F、10F、22F、33F)，以保证器件快速变换时其工作电压保持不变。储能电容的设计应该与去耦电容的设计区别开来，在设计时建议如下：(1)当单板上具有多种供电电压时，对一种供电电压储能电容仍然只选用一种容值的电容器，一般选用表贴封装的钽电容，可以根据需要选择10F、22F、33F等。(2)不同供电电压的芯片构成一个群落，储能电容在这个群落内均匀分布。6.1.3 电感电感电感常分为闭环电感(磁环绕制的电感)和开环电感(磁棒绕制的电感)，开环电感的磁场穿过空气，引起辐射并带来电
8、磁干扰(EMI)问题。当选择开环电感时，绕轴式(“工”字形电感)比棒式或螺线管式更好，因为这样磁场将被控制在磁芯(即磁体内的局部磁场)内。闭环电感的磁场被完全控制在磁芯内，因此在电路设计中这种类型的电感更理想，但价格比较昂贵。电感的磁芯材料主要有两种类型：铁和铁氧体。铁磁芯电感用于低频场合(几十千赫)，而铁氧体磁芯电感用于高频场合(到兆赫)，因此铁氧体磁芯电感更适合于EMC应用。在EMC的特殊应用中，有两类特殊的电感：铁氧体磁珠和铁氧体夹。铁氧体磁珠在高频范围的衰减为10dB，而直流衰减量很小。铁氧体夹在高达兆赫的频率范围内的共模(CM)和差模(DM)的衰减均可达到10 dB20 dB。6.1
9、.4 二极管二极管二极管是最简单的半导体器件，由于其独特的特性，某些二极管有助于防止产生与EMC相关的一些问题。表6-1-1列出了典型二极管的特性。表表6-1-1 典型二极管的特性典型二极管的特性6.1.5 集成芯片集成芯片现代数字集成芯片(IC)主要使用CMOS工艺制造。CMOS器件的静态功耗很低，但是在高速开关的情况下，CMOS器件需要电源提供瞬时功率，高速CMOS器件的动态功率要求超过同类双极性器件。因此必须对这些器件加去耦电容以满足瞬时功率要求。现代集成芯片有多种封装结构，对于分立元件，引脚越短，EMI问题越小。因为表贴器件有更小的安装面积和更低的安装位置，因此有更好的EMC性能，所以
10、应首选表贴元件，甚至直接在PCB上安装裸片。IC的引脚排列也会影响EMC性能。电源线从模块中心连到IC引脚的距离越短，它的等效电感越少。因此VCC与GND之间的去耦电容越近越有效。无论是集成芯片、PCB，还是整个系统，时钟电路是影响EMC性能的主要因素。集成电路的大部分噪声都与时钟频率及其多次谐波有关。因此无论电路设计还是PCB设计都应该考虑时钟电路以降低噪声。合理的地线、适当的去耦电容和旁路电容能减小电磁辐射。用于时钟分配的高阻抗缓冲器也有助于减小时钟信号的反射和振荡。对于使用TTL和CMOS器件的混合逻辑电路，由于其不同的开关/保持时间，会产生时钟、有源信号和电源的谐波。为避免这些潜在的问
11、题，最好使用同系列的逻辑器件。由于CMOS器件的门限宽，现在大多数设计者选用CMOS器件。由于制造工艺是CMOS工艺，因此微处理器的接口电路也优选这种器件。需要特别注意的是，未使用的CMOS引脚应该根据需要接地或电源，否则噪声会引起这些输入端信号混乱，导致MCU运行出错。6.1.6 微控制器微控制器当前，许多IC生产商不断地减小微控制器的尺寸以达到在单位硅片上增加更多部件的目的。通常减小尺寸会使晶体管工作速度更快。虽然MCU的时钟速率无法增加，但是上升和下降速度会增加，从而谐波分量使得频率值上升。在许多情况下，减小微控制器尺寸无法通知给用户，这样最初时电路中的MCU是正常的，但以后在产品生命周
12、期中的某个时间就可能出现EMC问题。对此最好的解决方法就是在开始设计电路时就设计一个较稳健的电路。许多实时应用系统都需要高速MCU，设计者一定要认真对待其电路设计和PCB布线以减少潜在的EMC问题。MCU需要的电源功率随着其处理功率的增加而增加。让供给电路(如校准电路)靠近微控制器是不难办到的，再用一个独立的电容就可以减少直流电源对其他电路的影响。MCU通常有一个片上振荡器，它用自己的晶体或谐振器连接，从而避免使用其他时钟给MCU提供时钟信号，因为时钟信号长距离传输会对其他部分电路产生噪声辐射。6.2 电路板的布局电路板的布局6.2.1 单层电路板单层电路板单层电路板(简称单面板)主要用于走线
13、相对比较简单的电路中，该类电路板在考虑尽量完全走线(在单面板上布下所有导线而无需使用飞线)的前提下将功率电路和信号电路按区域分开布局。下面以电磁炉控制驱动部分电路板为例来讲解单层电路板，如图6-2-1所示。图6-2-1 电磁炉控制驱动部分电路板由图6-2-1可以看出，该电路包含小功率电源部分、功率驱动部分和信号处理与控制部分。其中，信号处理与控制部分电路走线较复杂，且线宽较窄，这是因为该部分为信号线，电流很小，但控制处理电路较复杂；小功率电源部分的走线较简单，且线宽比信号线要宽，这是因为该电源需向信号处理部分电路提供电流，电流相对较大，但控制电路较简单，故走线较简单；功率驱动电路走线简单，且线
14、宽很宽，这是因为该部分电路驱动电磁炉电感线圈，由电感线圈将电能转换为磁能，给铁锅加热，故这部分电路电流很大，但控制很简单，走线也很简单。由此可见，单层电路板在布局时主要考虑将不同部分的电路按块划分布局，且信号处理与控制部分电路尽量远离大功率电路，以减小电磁干扰，提高电路的可靠性。除了需要考虑布局外，在单层电路板设计时还需注意以下几点：(1)电路板只有一面走线，在信号处理与控制部分电路中，由于走线较复杂，可能无法简单地以最短距离布线，有的走线可能需要绕一段距离才能布开，但不建议绕得过长，如过长，可使用飞线。(2)飞线的数目不可过多，当达到一定数量时，请使用双层电路板布线。(3)由于单层电路板引脚
15、插孔中没有过孔焊盘，故在设计引脚插孔时，将插孔略大于引脚线径即可，不可过大。对于双层或多层电路板，引脚插孔过大影响不大，这是因为在焊接时，由于存在过孔焊盘，焊锡会将过孔焊盘填满，焊好后，元件不会晃动或脱落。而单层电路板没有过孔焊盘，引脚插孔过大，在焊接时可能无法使引脚与焊盘挂锡，即使可以挂锡，焊好后，元件也容易晃动或脱落。(4)为了提高焊接元件的可靠性，可将插脚元件焊盘设计得大一些，这样在焊接时，元件引脚的焊点较大，焊好后，元件不易晃动，提高元件的稳定度和可靠性。(5)由于单面走线，焊盘与电路板的附着力较差，建议使用泪滴焊盘。(6)当使用贴片元件时，如果又使用插脚元件，这时贴片元件必然设计在走
16、线层，则在自动贴装时需要增加点胶工序，使贴片胶粘在电路板上，在波峰焊接引线式元件时，贴片元件不会因为引脚焊锡熔化而脱落，但是，增加这一步必然会增加焊接成本。6.2.2 双层电路板双层电路板双层电路板(简称双面板)常见于目前的电子设备中，它适用于相对较复杂走线的电路中，电路板的电磁兼容性主要通过考虑元件布局和选择元件实现，电路布局的方法与单层电路板类似。图6-2-2为一款采用了双层电路板设计的电机驱动电路板。由图6-2-2可以看出，该电路包含低压逻辑控制部分、高压逻辑驱动部分、小功率开关电源部分、高压大电流驱动部分和低压大电流驱动部分。在布局时将高压大电流驱动部分和低压大电流驱动部分放在一端，由
17、于小功率开关电源部分和高压整流部分有连接关系，故将小功率开关电源部分也与高压大电流部分放在一起，这样就将电磁干扰比较大的功率部分放在一端，尽量远离另一端的低压逻辑控制部分，减小对低压逻辑控制电路的干扰。高压逻辑驱动部分是高压大电流驱动部分和低压逻辑控制部分之间连接控制的桥梁，故将其布放在这两部分之间。这种布局结构在电路板空间小的情况下尽量使电路之间的干扰降到最小，提高电路的可靠性。图6-2-2 电机驱动电路板双层电路板设计时一般还需考虑的问题总结如下(其他层电路亦可参考)：(1)将电磁干扰比较大的功率元件放置在电路板的边缘，远离其他元件，在可能的情况下使用金属壳将其屏蔽。(2)将电磁继电器类容
18、易在工作瞬间产生大的电磁脉冲的元件远离逻辑控制元件，特别是MCU类程序控制元件，防止因瞬间电磁干扰导致程序异常。(3)区域分割，不同功能种类的电路应该位于不同的区域，如对数字电路、模拟电路、接口电路、时钟、电源等进行分区。(4)将电路布局按照工作速度区分开，将高速电路放置在电路板边缘，远离小信号、低速元件和接口元件，不同工作速度的电路布局如图6-2-3所示。图6-2-3 不同工作速度的电路布局(5)数、模转换电路应布放在数字电路区域和模拟电路区域的交接处。(6)时钟电路、高速电路、存储器电路应布放在电路板最靠里边(远离拉手条)的位置。低频I/O电路和模拟I/O电路应靠近连接器布放。(7)小信号
19、的走线不可经过高速电路布线区，微弱信号的走线更需要仔细考虑，防止其他信号走线对其影响。(8)对于某些电路网络，需要采用放射状走线(Starburst),用于保证不同节点之间相互不影响。(9)对于输出滤波电容走线的优劣，如图6-2-4所示。图6-2-4 滤波电容走线的优劣(10)对于高频旁路电容走线的优劣，如图6-2-5所示(此处假定走线连接电路板的内层)，该方法用于多层电路板。图6-2-5 高频旁路电容走线的优劣(11)微弱信号走线和小信号走线应尽可能短，放大后再经过数字化处理后的信号走线可适当变长。(12)高频数字逻辑信号线需考虑对外辐射问题，同组逻辑线需尽量等长；低频数字逻辑信号走线可较长
20、，且一般不考虑等长问题。(13)差分信号线需采用差分对布线规则，且走线不可过长。(14)功率走线应尽可能宽，且尽量短，功率电流与地的汇集点尽量靠近大储能电容的负极，同样，功率电流与电源的汇集点尽量靠近大储能电容的正极，且需考虑功率器件开关工作时储能电容的纹波大小。(15)应该采用基于信号流的布局，使关键信号和高频信号的连线最短，而不是首先考虑电路板的整齐、美观。(16)功率放大与控制驱动部分远离屏蔽体的局部开孔，并尽快离开本板。(17)晶振、晶体等就近放置在IC对应引脚边。(18)基准电压源(模拟电压信号输入线、A/D变换参考电源)要尽量远离数字信号。6.2.3 多层电路板多层电路板多层电路板
21、(四层及四层以上电路板)常用于走线复杂的电路中，如计算机、手机、平板电脑、GPS等设备的主板，多层电路板的设计规划比较复杂，在此以最简单的四层电路板为例讲解，对于更多层的电路板设计请参考相关专业书籍。图6-2-6给出了一款信号采集电路板，由图可以看出，该电路比较复杂，双层电路板无法实现完全布线，且电磁兼容性可能较差，故选用四层电路板设计。图6-2-6 信号采集电路板多层电路板在设计时需要考虑参考平面的问题，电源、地均能作为参考平面，且有一定的屏蔽作用，但相对而言，电源平面具有较高的特性阻抗，与参考电平存在较大的电位差；从屏蔽的角度看，地一般均做了接大地处理，并作为基准电平参考点，其屏蔽效果远远
22、优于电源参考平面；故在选择参考平面时，应优先选择地参考平面。1电源层、地层、信号层的相对位置电源层、地层、信号层的相对位置当电源层、地层以及信号层的层数确定后，它们之间的相对排布位置是电磁兼容设计时需要考虑的问题。对于多层电路板，在排布时一般需遵循以下原则：(1)元件面的下面(第二层)为地平面，提供器件屏蔽层以及为顶层布线提供参考平面。(2)所有信号层尽可能与地平面相邻。(3)尽量避免两信号层直接相邻。(4)主电源尽可能与其对应的地相邻。(5)兼顾层压结构对称。(6)无相邻平行布线层。(7)关键信号与地层相邻，不跨分割区。在进行具体的PCB层的设置时，要对以上原则进行灵活掌握，在领会以上原则的
23、基础上，根据实际的需求，确定是否需要一个关键布线层，电源、地平面应怎样分割等，确定层的排布，切忌生搬硬套或抠住一点不放。下面以多层电路板为例讲解其不同选择方法的优、缺点。四层电路板层排布方案如图6-2-7所示，其中方案1是现行四层PCB的主选层设置方案，元件焊接在顶层，在元件面下有一地平面，关键信号优选布顶层(Top层)，至于层之间的厚度，应满足阻抗控制要求，且芯板(GND到POWER)不宜过厚，以降低电源、地平面的分布阻抗，保证电源平面的去耦效果。图6-2-7 四层电路板层排布方案为了达到一定的屏蔽效果，有人试图把电源、地平面放在顶层(Top层)和底层(Bottom层)，即采用方案2，该方案
24、为了达到想要的屏蔽效果，至少存在以下缺陷：(1)电源、地平面相距过远，电源平面阻抗较大。(2)电源、地平面由于元件焊盘等影响，极不完整。(3)由于参考面不完整，信号阻抗不连续。实际上，对于多层电路板而言，一般大量采用表贴器件，对于器件越来越密的情况下，本排布方案中的电源、地几乎无法作为完整的参考平面，预期的屏蔽效果很难实现。方案2使用范围非常有限，但在个别单面板中，方案2有时反而是最佳层设置方案，应根据具体情况具体分析，不可机械式地照搬。对于方案3，它与方案1类似，适用于主要器件在底层(Bottom层)布局或关键信号底层布线的情况。对于更多层的电路板，可参考华为公司的设计建议：对于六层电路板，
25、其层排布方案如表6-2-1所示，优选方案3，可选方案1，备用方案为方案2、4。表表6-2-1 六层电路板层排布方案六层电路板层排布方案对于六层电路板，优先考虑方案3，优选布线层信号2层，其次是信号3层、信号1层。主电源及其对应的地布在4、5层，层厚设置时，增大信号2层到电源层之间的间距，缩小电源层到地2层之间的间距(相应缩小地1层到信号2层之间的间距)，以减小电源平面的阻抗，减少电源对信号2层的影响。在成本要求较高时，可采用方案1，优选布线层信号1层、信号2层，其次是信号3层、信号4层。与方案1相比，方案2保证了电源平面与地平面相邻，减少电源阻抗，但信号1层、信号2层、信号3层、信号4层全部裸
26、露在外，只有S2才有较好的参考平面。对于局部、少量信号要求较高的场合，方案4比方案3更适合，它能提供极佳的布线层(信号2层)。对于八层电路板，其层排布方案如表6-2-2所示，优选方案2、3，可选方案1。表表6-2-2 八层电路板层排布方案八层电路板层排布方案对于单电源的情况下，方案2比方案1减少了相邻布线层，增加了主电源与对应地相邻，保证了所有信号层与地平面相邻，代价是牺牲一个布线层。对于双电源的情况，推荐采用方案3，方案3兼顾了无相邻布线层、层压结构对称、主电源与地相邻等优点，但S4应减少关键布线。方案4无相邻布线层、层压结构对称，但电源平面阻抗较高，应适当加大3、4层之间和5、6层之间的层
27、间距，缩小2、3层之间和6、7层之间的层间距。方案5与方案4相比，保证了电源、地平面相邻，但信号2层、信号3层相邻，信号4层以电源2作为参考平面，对于底层关键布线较少以及信号2层、信号3层之间的线间串扰能控制的情况下，此方案可以考虑。对于十层电路板，其层排布方案如表6-2-3所示，优选方案2、3，可选方案1、4。表表6-2-3 十层电路板层排布方案十层电路板层排布方案方案3需扩大3、4层之间的间距；扩大7、8层之间的间距；缩小5、6层之间的间距。主电源及其对应地应置于6、7层。优选布线层为信号2层、信号3层、信号4层，其次为信号1层、信号5层。本方案适合信号布线要求相差不大的场合，兼顾了性能、
28、成本，推荐使用。但需注意避免信号2层、信号3层之间的导线平行、长距离布线。方案4的EMC效果极佳，但与方案3比，牺牲一个布线层。在成本要求不高、EMC指标要求较高且必须是双电源层的关键单板，建议采用此种方案。优选布线层为信号2层、信号3层。对于单电源层的情况，首先考虑方案2，其次考虑方案1。方案1具有明显的成本优势，但相邻布线过多，难以控制。以上层排布作为一般原则，仅供参考，具体设计过程中可根据需要的电源层数、布线层数、特殊布线要求信号的数量、比例以及电源、地的分割情况，结合以上排布原则灵活掌握。更多层的排布方法请参考相关书籍。6.2.4 混合信号混合信号PCB分区设计分区设计混合信号PCB的
29、设计很难，元件的布局、布线以及电源和地线的处理将影响到电路性能和电磁兼容性能。如何降低混合信号电路(数字信号和模拟信号)的相互干扰呢？在设计之前必须了解电磁兼容(EMC)的两个基本原则：(1)尽可能减小电流回路的面积。(2)系统只采取一个参考面。如果系统存在两个参考面，就有可能形成一个偶极天线(需注意的是，小型偶极天线的辐射大小与线的长度，流过电流的大小、频率成正比)；而如果信号不能由尽可能小的环路返回，就有可能形成一个大的环状天线(需注意的是，大型环状天线的辐射大小与环路面积，流过环路的电流大小及频率的平方成正比)。在设计中应该尽量避免。有人建议将混合信号电路板上的数字地和模拟地分开，这样能
30、实现数字地与模拟地之间的隔离。简单的地线分割如图6-2-8所示。尽管这种方法可行，但是存在很多潜在的问题，在复杂的大系统中问题尤其突出。一旦跨越分割间隙布线，电磁辐射和信号串扰会急剧增加。在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问题。图6-2-8所示的分割方法中信号线跨越了两地之间的间隙，那么信号返回的路径是什么呢？假定被分割的两个地在某处连在一起(通常情况下是在某个位置单点连接)，在这种情况下，地电流将形成一个大的环路。流经大环路的高频电流会产生辐射和很高的地电感，如果流过环路的是低电平模拟电流，该电流很容易受到外部信号干扰。最糟糕的是当把被分割的地和电源连接在一起时
31、，将形成一个非常大的电流环路。另外，模拟地和数字地由一个长导线连接在一起会构成偶极天线。图6-2-8 简单的地线分割 了解电流回流到地的路径和方式是最佳化混合信号电路板设计的关键，不能仅仅考虑信号从何处流过，而忽略了电流的具体的路径。如果必须对地线层进行分割，而且必须由分割之间的间隙布线，可以先在被分割的地之间进行单点连接，形成两个地之间的连接桥，然后由该连接桥布线。这样在每一个信号线的下方都能够提供一个直接的电流回流路径，从而使形成的环路面积很小，合理的地线分割如图6-2-9所示。图6-2-9 合理的地线分割 混合信号PCB设计是一个复杂的过程，设计过程要注意以下几点：(1)将PCB分区为独
32、立的模拟部分和数字部分。(2)合适的元件布局。(3)A/D转换器跨分区放置。(4)不要对地进行分割，在电路板的模拟部分和数字部分下面设统一的地。(5)在电路板的所有层中，数字信号只能在电路板的数字部分布线，模拟信号只能在电路板的模拟部分布线。(6)实现模拟部分和数字部分电路电源分割。(7)布线不能跨越分割电源面之间的间隙。(8)必须跨越分割电源之间间隙的信号线要位于紧邻大面积接地的布线层上。(9)分析返回地的电流实际流过的路径和方式。(10)采用正确的布线规则。6.3 滤滤 波波6.3.1 滤波器件滤波器件常用的滤波器件有很多种，包括电阻、电感、电容、铁氧体磁珠等，分述如下：(1)电阻不能单独
33、用来做滤波的用途，它一般与电容结合起来组成RC滤波网络使用。电阻中由于引线电感(ESL)与寄生电容的存在，电阻的高低频特性有很大的差异，这一点在设计滤波器时应该加以注意。(2)电感中由于引线电阻(ESR)和寄生电容的存在，使电感存在一个自谐振频率fC，电感在低于fC的频率范围内表现为电感的特性，但在高于fC的频率范围内，则表现为电容的特性。这是在计算滤波器的插入损耗时需要尤其注意的地方。(3)电容是在滤波电路中最为常用的器件，常与电阻、电感配合使用。(4)铁氧体磁珠也是常用的滤波器件。用于电磁噪声抑制的铁氧体是一种磁性材料，由铁、镍、锌氧化物混合而成，具有很高的电阻率，较高的磁导率(约为100
34、Hm11500 Hm1)。铁氧体磁珠串接在信号或电源通路上，用于抑制差模噪声。当电流流过铁氧体时，低频电流可以几乎无衰减地流过，但高频电流却会受到很大的损耗，转变成热量散发。铁氧体磁珠可以等效为电阻与电感的串联，但电阻值与电感值都是随频率而变化的。铁氧体磁珠与普通的电感相比具有更好的高频滤波特性。铁氧体在高频时呈现电阻性，相当于品质因数很低的电感器，所以能在相当宽的频率范围内保持较高的阻抗，从而提高高频滤波效能。共模电感插入传输导线对中，可以同时抑制每根导线对地的共模高频噪声。通常的做法是把两个相同的线圈绕在同一个铁氧体环上，铁氧体磁损较小，该绕制方法使得两线圈在流过共模电流时磁环中的磁通相互
35、叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，因此差模电流可以无衰减地通过。6.3.2 滤波电路滤波电路在EMC(电磁兼容性)设计中，滤波的作用基本上是衰减高频噪声，因此滤波器通常都设计为低通滤波器。滤波电路的典型结构形式如图6-3-1所示。图6-3-1 滤波电路的典型结构形式图6-3-1(a)为电感滤波器，适用于高频时的源阻抗和负载阻抗较小的场合；图6-3-1(b)为电容滤波器，适用于高频时的源阻抗和负载阻抗较大的场合；图6-3-1(c)和(d)为形滤波器，前者适用于高频时的源阻抗较小、负载阻抗较大的场合，后者适用于高频
36、时的源阻抗较大、负载阻抗较小的场合；图6-3-1(e)为型滤波器，适用于高频时的源阻抗与负载阻抗均较大的场合；图6-3-1(f)为T型滤波器，适用于高频时的源阻抗与负载阻抗都比较小的场合。还有一种经常应用的滤波器是电源用EMI(电磁干扰)滤波器，其结构形式如图6-3-2所示。图6-3-2 电源用EMI滤波器的结构形式图6-3-2中，L1是共模扼流圈，它既通过其初级电感线圈实现差分滤波，又通过其次级电感线圈实现共模滤波。L1、CX1和CX2构成差分滤波网络，以滤除进线之间的噪声。L1、CY1和CY2构成共模滤波网络，以减小接线回路噪声和大地的电位差。滤波电路在布线时必须严格注意以下问题：(1)滤
37、波电路的地应该是一个低阻抗的地，同时不同的功能电路之间不能存在共地阻抗。(2)滤波电路的输入输出不能相互交叉走线，应该加以隔离。(3)在滤波电路的设计中，同时应该注意使信号路径尽量短、简洁，尽量减小滤波电容的等效串联电感和等效串联电阻。(4)接口滤波电路应该尽量靠近接插件。6.4 屏屏 蔽蔽屏蔽是电磁兼容设计中常用的方法，它主要有两个目的：第一是为了防止产品的电子电路或部分电子电路辐射发射到产品边缘外面，这样既可避免产品不符合辐射发射的限值，又可防止导致产品对其他电子产品的干扰；第二是为了防止产品外部的辐射发射耦合到产品内部的电子电路上，导致产品内部的干扰。在电子设计中，常见的屏蔽方法有两种：
38、一种是模块式屏蔽；另一种是重要信号走线的屏蔽。模块式屏蔽如图6-4-1所示，图6-4-1(a)为不同模块部分分别加金属屏蔽壳的电路板，这样可以保证不同模块之间不会相互干扰。图6-4-1(b)为卸掉屏蔽壳的电路板，由电路板可以看出，不同模块按区域划分开，区域边缘通过地线包围，将金属壳焊接其上形成完整的屏蔽。图6-4-1 模块式屏蔽重要的信号线屏蔽示意图如图6-4-2所示，图中将关键的信号线两边各加一条地线。目的在于为关键信号提供一个低电感的对地回路，从而减少相邻线之间的串扰、传导及辐射的影响。但在增加了地线的同时，也改变了信号的电磁场分布，降低了信号线的阻抗。图6-4-2 重要的信号线屏蔽示意图
39、随着地线到信号线的距离的增大，地线对信号线阻抗的影响逐渐减弱。地线对信号线阻抗的影响随着两地板之间的间距的增大而增强。这是由于随着信号线到地板距离的增大，信号线到地板的耦合逐渐减弱、到地线的耦合逐渐增强而造成的。屏蔽地线的线宽对信号的阻抗影响不是单调的，且对信号的影响较弱。随着屏蔽地线线宽从4mil变化到无穷大，相应的阻抗变化只是在1 W内摆动。因此在进行PCB设计时，为了节省布线空间，可以用较细的地线作为屏蔽。6.5 接接 地地6.5.1 接地的含义接地的含义电子设备的“地”通常有两种含义：一种是“大地”(安全地)；另一种是参考地(又称为系统基准地、信号地)。接地是指在系统与某个电位基准面之
40、间建立低阻的导电通路。接“大地”是指以地球的电位为基准，并以大地作为零电位，把电子设备的金属外壳、参考地与大地相连接。把接地平面与大地连接，往往是出于以下考虑：(1)提高设备电路系统工作的稳定性。(2)静电泄放。(3)为操作人员提供安全保障。6.5.2 接地的分类接地的分类理想的接地平面是一个零电位的物理体，任何干扰信号电平通过它，都不会产生电压降。实际的接地平面，有时在两接地点要产生几微伏甚至更大的电位差。对于电子设计人员，应考虑和分析地电位的分布，以便寻找接地平面上的低电平点，作为敏感电路或设备的接地点。通常采用的接地方式有浮地、单点接地、多点接地以及混合接地，分述如下：(1)浮地是指设备
41、地线系统在电气上与大地绝缘的一种接地方式。它的目的是将电路(或设备)与公共地或可能引起环流的公共导线隔离开来，为了消除静电积累的影响，需要在设备与大地之间接进一个阻值很大的泄放电阻。由于浮地自身的一些弱点，不太适合于一般的大系统中，其接地方式很少采用。(2)当电路在低频工作时(即当地线长度小于工作频率的/20时)一般采用单点接地。(3)当地线长度大于0.15时，采用多点接地。(4)对于工作频率范围很宽的电路，考虑采用混合接地。(5)对于射频电路接地，要求接地线尽量要短或者大面积接地。1单点接地单点接地单点接地是指在整个系统中，只有一个物理点被定义为接地参考点，其他各个需要接地的点都连接到这一点
42、上，如图6-5-1所示。图6-5-1 单点接地单点接地适用于频率较低的电路中(1MHz以下)。若系统的工作频率很高，以致在工作波长与系统接地引线的长度可比拟时，单点接地方式就有问题了。当地线的长度接近于1/4波长时，它就像一根终端短路的传输线，地线的电流、电压呈驻波分布，地线变成了辐射天线，而不能起到“地”的作用。为了减少接地阻抗，避免辐射，地线的长度应小于/20。在电源电路的处理上，一般可以考虑单点接地。对于具有大量数字电路的电路板中，由于其含有丰富的高次谐波，一般不建议采用单点接地方式。2多点接地多点接地多点接地是指设备中各个接地点都直接接到距它最近的接地平面上，以使接地引线的长度最短。接
43、地线要短而直，禁止交叉重叠。减少公共地阻抗所产生的干扰。多点接地电路结构简单，接地线上可能出现的高频驻波现象显著减少，适用于工作频率较高的(大于10MHz)场合。但多点接地可能会导致设备内部形成许多接地环路，从而降低设备对外界电磁场的抵御能力。在多点接地的情况下，要注意地线环路问题，尤其是不同的模块、设备之间的组网。理想地线应是一个零电位、零阻抗的物理实体。但实际的地线本身既有电阻分量又有电抗分量，当有电流通过该地线时，就要产生电压降。地线会与其他连线(信号、电源线等)构成回路，当时变电磁场耦合到该回路时，就在地的回路中产生感应电动势，并由地回路耦合到负载，构成潜在的EMI威胁。3大面积接地大
44、面积接地为减少地平面的阻抗，达到良好的接地效果，要遵守以下规则：(1)射频PCB的接地要求大面积接地。(2)在微带印制电路中，底面为接地面，必须确保完整的地平面。(3)由于集肤效应的存在，可将地平面镀金或镀银，提高导电性能，以降低地线阻抗。(4)使用紧固螺钉，使其与屏蔽腔的腔体紧密结合。4射频器件接地射频器件接地表贴射频器件和滤波电容需要接地时，为减小器件接地电感，要求如下：(1)每个焊盘至少要有两根花盘脚接铺地铜皮；如果工艺上允许，则采用全接触方式接地。(2)用至少两个金属化过孔在器件管脚旁就近接地。(3)增大过孔孔径和并联若干过孔。(4)有些元件的底部是接地的金属壳，要在元件的投影区内加一
45、些接地孔，表面层的投影区内没有绿油。5接地方式的一般选取原则接地方式的一般选取原则对于给定的设备或系统，在所关心的最高频率(对应波长为)上，当传输线的长度L，则视为高频电路；反之，则视为低频电路。根据经验法则，对于频率低于1MHz的电路，采用单点接地较好；对于频率高于10MHz的电路，则采用多点接地为佳。对于介于两者之间的频率而言，只要最长传输线的长度L小于/20，则可采用单点接地以避免公共阻抗耦合。对于接地方式的一般选取原则如下：(1)低频电路(小于1MHz)，建议采用单点接地。(2)高频电路(大于10MHz)，建议采用多点接地。(3)高频和低频混合电路，建议采用混合接地。6.5.3 接地时
46、应注意的问题接地时应注意的问题(1)在工艺允许的前提下，缩短焊盘边缘与过孔焊盘边缘的距离。(2)在工艺允许的前提下，接地的大焊盘必须直接盖在至少6个接地过孔上。(3)当接地线需要走一定的距离时，应缩短接地线长度，不能超过/20，以防止天线效应导致信号辐射。(4)除特殊用途外，不得有孤立铜皮，铜皮上一定要加地线过孔。(5)禁止地线铜皮上伸出终端开路的线头，在开路终端上加一个接地过孔即可。(6)输入端和输出端射频电缆屏蔽层，在PCB上的焊接点就在走线未端周围的地线铜皮上，焊接点要有不少于6个过孔接地，保证射频信号接地的连续性。(7)微带印制电路的终端单一接地孔直径必须大于微带线宽或者采用终端大量成
47、排密布小孔的方式接地。(8)射频双面PCB，顶层为信号层，底面为地平面。如果没有非接地的过孔，则整个底面都不要绿油，整个板紧贴在屏蔽腔的底面上，进一步减小地阻抗。对于多层电路板地线的排布，请参考6.2.3节。6.6 抗干扰措施选择抗干扰措施选择在实际的设计中，对使用电磁干扰抑制技术的要求是各不相同的，除了要根据具体的场合、可实现性、经济性及其他的具体因素来确定，同时还取决于电磁干扰出现在整个产品周期的哪个阶段：研发阶段、生产阶段、改进阶段还是现场使用阶段。通常可将耦合机制分为三大类：(1)传导耦合：干扰源和被干扰对象通过电源线、信号线或接地线相连。(2)辐射耦合：干扰源通过空间传播将干扰耦合到
48、被干扰对象。(3)串扰：在干扰源和被干扰对象之间不存在直接的连接，但在它们的各自导线或引线互相靠近时会产生寄生电容和寄生电感。表6-6-1给出了根据耦合类型确定的采用抗干扰措施的场合。表表6-6-1 采用抗干扰措施的场合采用抗干扰措施的场合某些措施需要对仪器及其安装做很大的改动，而另外一些措施只是需要重新改动元器件或电缆的位置。当一个产品设计完成以后，不提倡再进行以下的重大改动：(1)由塑料壳改为金属壳。(2)将一个噪声逻辑系列换成一个无噪声逻辑系列。(3)将一个单极性的传输改成差动式的。实际上，必须针对已存在的问题进行处理和改进。有时电磁兼容性的措施并未得到充分利用，但通常也可能根本就没有相关可用的措施。以下是一些简单的处理方法：(1)外壳等级：如果是塑料壳的，则可以通过喷铜漆或喷镍漆将外壳变成金属壳。但如果是金属壳，在其裂缝、补缝、进出电线、容器等开口处，可以通过垫圈将射频信号屏蔽。(2)逻辑干扰：过大的尖峰干扰可以通过RC或铁氧体滤波器来滤除。(3)传输连接：单级传输连接可以不用改变驱动器/接收器对，只需通过加入平衡变压器等变成差动式传输即可。当EMI问题发生在现场时，选择抗干扰措施将更加困难，因为在现场不能对产品内部做很大的改动。只有改变设备的外部才是可行的，如改变外部滤波器、进行电缆保护或改变位置。
