1、1、DIPDIP 是 20 世纪 70 年代出现的封装形式。它能适应当时多数集成电路工作频率的要求，制造成本较低，较易实现封装自动化印测试自动化， 因而在相当一段时间内在集成电路封装中占有主导地位。 但 DIP 的引脚节距较大(为 2.54mm)，并占用 PCB 板较多的空间，为此出现了 SHDIP 和 SKDIP 等改进形式，它们在减小引脚节距和缩小体积方面作了不少改进，但 DIP 最大引脚数难以提高(最大引脚数为 64 条)且采用通孔插入方式，因而使它的应用受到很大限制。2、PGA为突破引脚数的限制，20 世纪 80 年代开发了 PGA 封装，虽然它的引脚节距仍维持在 2.54mm 或 1
2、.77mm，但由于采用底面引出方式，因而引脚数可高达 500 条600 条。3、SOP随着表面安装技术 (surface mounted technology, SMT)的出现，DIP 封装的数量逐渐下降，表面安装技术可节省空间，提高性能，且可放置在印刷电路板的上下两面上。 SOP 应运而生，它的引脚从两边引出，且为扁平封装，引脚可直接焊接在 PCB 板上，也不再需要插座。它的引脚节距也从 DIP 的 2.54 mm 减小到1.77mm。后来有 SSOP 和 TSOP 改进型的出现，但引脚数仍受到限制。4、QFPQFP 也是扁平封装，但它们的引脚是从四边引出，且为水平直线，其电感较小，可工作在
3、较高频率。引脚节距进一步降低到 1.00mm，以至 0.65 mm 和 0.5 mm，引脚数可达 500 条，因而这种封装形式受到广泛欢迎。但在管脚数要求不高的情况下，SOP 以及它的变形 SOJ(J 型引脚)仍是优先选用的封装形式，也是目前生产最多的一种封装形式。方形扁平封装-QFP (Quad Flat Package)特点 引脚间距较小及细，常用于大规模或超大规模集成电路封装。必须采用 SMT(表面安装技术)进行焊接。操作方便，可靠性高。芯片面积与封装面积的比值较大。小型外框封装-SOP (Small Outline Package)特点 适用于 SMT 安装布线，寄生参数减小，高频应用
4、，可靠性较高。引脚离芯片较远，成品率增加且成本较低。 芯片面积与封装面积比值约为 1:8小尺寸 J 型引脚封装-SOJ (Smal Outline J-lead)有引线芯片载体-LCC (Leaded Chip Carrier)据1998年统计，DIP 在封装总量中所占份额为15%，SOP 在封装总量中所占57%， QFP 则占12%。预计今后 DIP 的份额会进一步下降， SOP 也会有所下降， 而QFP 会维持原有份额， 三者的总和仍占总封装量的80%。以上三种封装形式又有塑料包封和陶瓷包封之分。塑料包封是在引线键合后用环氧树脂铸塑而成，环氧树脂的耐湿性好，成本也低，所以在上述封装中占有主
5、导地位。陶瓷封装具有气密性高的特点，但成本较高，在对散热性能、电特性有较高要求时，或者用于国防军事需求时，常采用陶瓷包封。5、PLCCPLCC 是一种塑料有引脚(实际为 J 形引脚)的片式载体封装(也称四边扁平 J 形引脚封装 QFJ (quad flat J-leadpackage)， 所以采用片式载体是因为有时在系统中需要更换集成电路， 因而先将芯片封装在一种载体(carrier)内，然后将载体插入插座内，载体和插座通过硬接触而导通的。这样在需要时，只要在插座上取下载体就可方便地更换另一载体。6、LCCLCC 称陶瓷无引脚式载体封装(实际有引脚但不伸出。它是镶嵌在陶瓷管壳的四侧通过接触而导
6、通)。有时也称为 CLCC，但通常不加 C。在陶瓷封装的情况下。如对载体结构和引脚形状稍加改变，载体的引脚就可直接与 PCB 板进行焊接而不再需要插座。这种封装称为 LDCC 即陶瓷有引脚片式载体封装。7、TABTAB 封装技术是先在铜箔上涂覆一层聚酰亚胺层。然后用刻蚀方法将铜箔腐蚀出所需的引脚框架；再在聚酰亚胺层和铜层上制作出小孔，将金属填入铜图形的小孔内，制作出凸点(采用铜、金或镍等材料)。由这些凸点与芯片上的压焊块连接起来，再由铸塑技术加以包封。它的优点是由于不存在内引线高度问题因而封装厚度很薄，此外可获得很小的引脚节距(如0.5mm，0.25 mm)而有1000个以上的引脚等，但它的成
7、本较高，因而其应用受到限制。8、BGA 球栅阵列封装球栅阵列封装当 IC 的频率超过100MHz 时，传统封装方式可能会产生所谓的“Cross Talk”现象，而且当 IC 的管脚数大于208 Pin 时，传统的封装方式有其困难度。9、PGA 插针网格阵列封装插针网格阵列封装PGA (Pin Grid Array Package)芯片封装形式在芯片的内外有多个方阵形的插针， 每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2-5圈。安装时，将芯片插入专门的 PGA 插座。为使 CPU 能够更方便地安装和拆卸，从486芯片开始，出现一种名为 ZIF 的 CPU 插座，专门
8、用来满足 PGA封装的 CPU 在安装和拆卸上的要求。ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU 就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将 CPU 的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸 CPU 芯片只需将插座的扳手轻轻抬起，则压力解除，CPU 芯片即可轻松取出。 PGA 封装具有以下特点： 1.插拔操作更方便，可靠性高。2.可适应更高的频率。BGA 是近10年来兴起的新型封装技术。 PGA 封装表明外引出脚从底部引出比从边沿引出要优越， 因为它在不需要
9、缩小引脚节距的条件下可大幅度增加引脚数，引脚数的增加不会引起占用 PCB 板面积的增加。但 PGA 仍是插装式，它会影响多层 PCB 板的布线，因为 PGA 底部的 PCB 板面积被通孔所占用，PCB 板的布线必须绕道而过。采用表面安装技术的 BGA 是球焊阵列，不再采用针栅，因而它不仅保持了 PGA 引脚在底部引出的优点，而且通过将引出脚改为球形，进一步缩短了引脚的长度，并对信号传输的完整性带来好处。 另一个突出的优点是它的失效率比QFP要明显的低， 如1.5 mm节距时， 有225条球形引脚时的BGA，其失效率可低于0.5 ppm (part per million)。正是由于上述优点，预
10、计未来几年中 BGA 将会保持较高的增长率。BGA 封装的剖面示意图见图7。BGA 与 PCB 之间的连接装配示意图见图8。10、芯片尺寸封装芯片尺寸封装 CSP芯片尺寸封装 CSP (Chip Size Package)是近年来发展起来的一种新封装技术。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。 CSP 的定义为：封装周长等于或小于芯片裸片周长的1.2倍，或者封装面积小于裸片面积的1.5倍。因而 CSP 的封装效率(指硅片面积与封装后的总面积之比)比 QFP和 BGA 都要高。CSP 有一些不同的结构，如挠性基板的插入式、陶瓷刚性基板的插入式、面阵列凸焊点式和片上引脚式(1ead on chip)等。如 LOC，它与以往的封装结构不同，它不再将芯片先粘接在基板上，面是直接粘接在引脚框架上(即取消基板)，这样可缩小封装侧面到芯片之间的距离(可缩小到0.4mm0.5 mm)。
