1、计算机组成原理计算机组成原理考研复习考研复习第三章第三章 存储器层次结构存储器层次结构 考点分析：考点分析： 存储器层次结构是组成原理这门课的重点，存储器层次结构是组成原理这门课的重点，大家在复习这一章的时候要注意大家在复习这一章的时候要注意Cache-主存主存-外外存的层次结构，对比存的层次结构，对比Cache-主存和虚拟存储器主存和虚拟存储器的相关思想、原理和方法。的相关思想、原理和方法。 本章是综合应用题常考点，典型的考题包括本章是综合应用题常考点，典型的考题包括Cache的三种不同映像方式的相关计算，主存芯的三种不同映像方式的相关计算，主存芯片的字扩展和位扩展方案设计以及虚存相关地址片
2、的字扩展和位扩展方案设计以及虚存相关地址转换的内容。转换的内容。n（一）（一） 存储器的分类存储器的分类 n（二）（二） 存储器的层次化结构存储器的层次化结构 n（三）（三） 半导体随机存取存储器半导体随机存取存储器 1. SRAM 存储器的工作原理存储器的工作原理 2. DRAM 存储器的工作原理存储器的工作原理 3. 只读存储器只读存储器 n（四）（四） 主存储器与主存储器与 CPU 的连接的连接 n（五）（五） 双口双口 RAM 和多模块存储器和多模块存储器 n（六）（六） 高速缓冲存储器（高速缓冲存储器（Cache） 1. 程序访问的局部性原理程序访问的局部性原理 1. Cache 的
3、基本工作原理的基本工作原理 2. Cache 和主存之间的映射方式和主存之间的映射方式 3. Cache 中主存块的替换算法中主存块的替换算法 4. Cache 写策略写策略 n（七）（七） 虚拟存储器虚拟存储器 n存储器的分类（识记）存储器的分类（识记）包括各种不同的分类方式，不同存储器的对包括各种不同的分类方式，不同存储器的对比识记比识记n存储器的层次化结构（理解）存储器的层次化结构（理解） 理解理解Cache-主存主存-外存的层次结构设计的原理外存的层次结构设计的原理和目的理解和目的理解半导体存储器半导体存储器磁表面存储器磁表面存储器存存储储器器分分类类按存储介质分按存储介质分 随机存储
4、器随机存储器顺序存储器顺序存储器按存取方式分按存取方式分 只读存储器只读存储器ROM随机读写存储器随机读写存储器RAM按存储内容可按存储内容可变性分变性分 易失性存储器易失性存储器非易失性存储器非易失性存储器按信息易失性按信息易失性分分 主存储器主存储器辅助存储器辅助存储器高速缓冲高速缓冲存储器存储器控制控制存储器存储器按在计算机系按在计算机系统中的作用分统中的作用分 高速缓冲存储器：高速小容量半导高速缓冲存储器：高速小容量半导体存储器体存储器存放计算机运行期间的大量程序和数据存放计算机运行期间的大量程序和数据内存：内存：CPUCPU可直接访问可直接访问的存储器的存储器外存：大容量辅助存储器。
5、外存：大容量辅助存储器。用来存放系统程序和大型数用来存放系统程序和大型数据文件及数据库。据文件及数据库。存储器的分级结构存储器的分级结构n半导体随机存取存储器半导体随机存取存储器1.SRAM存储器的工作原理存储器的工作原理 2.DRAM存储器的工作原理存储器的工作原理 注意注意DRAM刷新相关问题，以及刷新相关问题，以及SRAM和和DRAM的的对比（断电后不能保存信息；对比（断电后不能保存信息；SRAM存取速度快，存取速度快，但容量不如但容量不如DRAM大。）大。）3.只读存储器只读存储器 知道有知道有PROM、EPROM、EEPROM、Flash Memory 等不同种类的等不同种类的ROM
6、n主存与主存与CPU的连接（熟练掌握）的连接（熟练掌握）这是解决这是解决主存扩展问题主存扩展问题的基础的基础 地址线的连接；地址线的连接； 数据线的连接；数据线的连接； 控制线的连接。控制线的连接。已知芯片的存储容量已知芯片的存储容量设计要求的存储器容量设计要求的存储器容量设计所需的芯片个数设计所需的芯片个数 【例【例3】CPU的地址总线的地址总线16根根(A15A0，A0为低位为低位)，双向数据总线，双向数据总线8根根(D7D0)，控制总线中与主存有关的信号有，控制总线中与主存有关的信号有MREQ(允许访存，允许访存， 低电平有效低电平有效)，R/W(高电平为读命令，低电平为写命令高电平为读
7、命令，低电平为写命令)。主存地址空间分配如下：主存地址空间分配如下：08191为系统程序区，由只读存储芯片组成；为系统程序区，由只读存储芯片组成；819232767为用户程序区；最后为用户程序区；最后(最大地址最大地址)2K地址空间为系统程序工作区。地址空间为系统程序工作区。上述地址为十进制，按字节编址。上述地址为十进制，按字节编址。现有如下存储器芯片：现有如下存储器芯片：EPROM：8K8位位(控制端仅有控制端仅有CS)；SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位。位。请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框请从上述芯片中选择适当芯片设计该计算机
8、主存储器，画出主存储器逻辑框图，注意画出选片逻辑图，注意画出选片逻辑(可选用门电路及可选用门电路及3 8译码器译码器74LS138)与与CPU 的连接，的连接，说明选哪些存储器芯片，选多少片。说明选哪些存储器芯片，选多少片。8K(EPROM)24K(SRAM)30K(空)2K (SRAM )081918192327676348765535主存容量：主存容量：2 216168 8位位64KB64KB选用芯片：选用芯片： EPROM：8K8位芯片位芯片1片片SRAM：8K8位芯片位芯片3片，片， 2K8位芯片位芯片1片。片。需要用到需要用到3：8译码器的译码器的5个输出端，且对最后的个输出端，且对
9、最后的2K8位芯片另需加门电路译码。位芯片另需加门电路译码。输入输 出CBAY0Y1Y2Y3Y4Y5Y6Y700001111111001101111110101101111101111101111100111101111011111101111011111101111111111108K(EPROM)24K(SRAM)30K(空)2K (SRAM )3:8译码器译码器Y0Y1Y2Y3Y4Y5Y7Y6ABC芯片A15A14 A13 A12 A0EPROM 8K 0 0 0 0000000000000 0 0 0 1111111111111SRAM8K 0 0 1 0000000000000 0
10、0 1 1111111111111SRAM 8K 0 1 0 0000000000000 0 1 0 1111111111111SRAM 8K 0 1 1 0000000000000 0 1 1 1111111111111 1 0 0 0000000000000 1 1 1 1011111111111SRAM 2K 1 1 1 1100000000000 1 1 1 1111111111111CSCPU74LS138D0D7R/WA0A10A11A12A13A15A14EPROM8KBD0D7A0A12CSSRAM8KBD0D7A0A12CSSRAM8KBD0D7A0A12CSSRAM8KBD
11、0D7A0A12CSSRAM2KBD0D7A0A10R/WR/WY0Y1Y2Y3Y4Y5Y7Y6ABCMREQ（五）（五） 双口双口 RAM 和多模块存储器和多模块存储器 双端口存储器双端口存储器和和多模块交叉存储器多模块交叉存储器属于并行属于并行存储器。前者采用存储器。前者采用空间并行技术空间并行技术，后者采用，后者采用时间并行技术时间并行技术。t字 模块W4 M0W3 M3W2 M2W1 M1W0 M0T 交叉存储器连续读取交叉存储器连续读取n个字所需的时间为：个字所需的时间为： t1=T+(n-1)顺序方式连续读取顺序方式连续读取n个字所需时间为：个字所需时间为： t2=nT1.Cach
12、e的基本工作原理的基本工作原理 2.Cache和主存之间的映射方式和主存之间的映射方式 不同映射方式的对比，以及相关的计算不同映射方式的对比，以及相关的计算4.Cache中主存块的替换算法中主存块的替换算法 理解不同的替换算法的思想理解不同的替换算法的思想 5.Cache写策略写策略 了解写直达和回写的原理和目的了解写直达和回写的原理和目的 高速缓冲存储器（高速缓冲存储器（Cache）（掌握）（掌握 ） cache cache的基本原理的基本原理 n解决解决CPUCPU和主存之间速度不匹配的问题和主存之间速度不匹配的问题nCPUCPU与与cachecache之间的数据交换以之间的数据交换以字字
13、为单位为单位nCacheCache与主存间的数据传送以与主存间的数据传送以数据块数据块为单位为单位CacheCache的相关计算的相关计算命中率命中率（Hit RateHit Rate）：h=NcNc +Nm cache/cache/主存系统的平均访问时间主存系统的平均访问时间t ta a： ta=htc+(1-h)tm tc命中时的命中时的cache访问时间访问时间 tm未命中时的未命中时的主存访问时间主存访问时间h命中率命中率Nccache完成存取的总次数完成存取的总次数Nm主存完成存取的总次数主存完成存取的总次数设设r=tm/tc表示主存慢于表示主存慢于cache的倍率，的倍率，e表示访
14、问效率表示访问效率tce=ta=tchtc+ (1-h)tm=1r+ (1-r)h主存与主存与CacheCache的地址映射的地址映射 全相联映全相联映射射(fully associative mapping)可以将一个主存块存储到任意一个可以将一个主存块存储到任意一个Cache行行 直接映直接映射射(direct mapping)将一个主存块存储到唯一的一个将一个主存块存储到唯一的一个Cache行行 组相联映组相联映射射(set associative mapping)可以将一个主存块存储到唯一的一个可以将一个主存块存储到唯一的一个Cache组中组中任意一个行任意一个行全相联映射全相联映射全
15、相联映射的检索过程全相联映射的检索过程直接映射直接映射直接映射的检索过程直接映射的检索过程组相联映射组相联映射组相联映射的检索过程组相联映射的检索过程Cache中主存块的替换算法中主存块的替换算法全相联和组相联，需要选择替换策略（算法）全相联和组相联，需要选择替换策略（算法）思想 优点 缺点 随机算法随机算法RAND RAND 用软的或硬的随机数产用软的或硬的随机数产生器产生上层中要被替生器产生上层中要被替换的页号换的页号 简单、易于实现简单、易于实现 没有利用上层存储器使用的没有利用上层存储器使用的历史信息历史信息，没有反映等程，没有反映等程序局部性，命中率低。序局部性，命中率低。 先进先出
16、先进先出FIFO FIFO 选择最早装入上层的页选择最早装入上层的页作为被替换的页作为被替换的页 实现方便，利用了主存实现方便，利用了主存历史的信息历史的信息 不能正确反映程序局部性原不能正确反映程序局部性原理，命中率不高，可能出现理，命中率不高，可能出现一种异常现象。一种异常现象。 近期最少近期最少使用法使用法LRU LRU 选择近期最少访问的页选择近期最少访问的页作为被替换的页作为被替换的页 比较正确反映程序局部比较正确反映程序局部性，利用访存的历史信性，利用访存的历史信息，命中率较高息，命中率较高 实现较复杂实现较复杂 优化替换优化替换算法算法OPT OPT 将未来近期不用的页换将未来近
17、期不用的页换出去出去 命中率最高，可作为衡命中率最高，可作为衡量其他替换算法的标准量其他替换算法的标准 不现实，只是一种理想算法不现实，只是一种理想算法 cachecache的写操作策略的写操作策略n写入策略解决主存内容的更新问题，保持正确写入策略解决主存内容的更新问题，保持正确写回法写回法(write back)(write back) 只写入只写入CacheCache，在被替换时才写回主存，在被替换时才写回主存全写全写法法(write through)(write through) 写入写入CacheCache的同时也写入主存的同时也写入主存写一次法写一次法 写命中与写未命中的处理方法与写
18、回法基本相同，写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存只是第一次写命中时要同时写入主存1.虚拟存储器的基本概念虚拟存储器的基本概念 2.页式虚拟存储器页式虚拟存储器 3.段式虚拟存储器段式虚拟存储器 4.段页式虚拟存储器段页式虚拟存储器 5.TLB（快表）（快表） 虚拟存储器（掌握）虚拟存储器（掌握）虚拟存储器的基本概念虚拟存储器的基本概念 虚拟存储器：在在主存主存-外存外存层次间层次间借助于磁盘辅助存储器实现借助于磁盘辅助存储器实现以以透明透明方式提供给用户方式提供给用户作用作用： 扩大主存容量，提高辅存访问速度，有效扩大主存容量，提高辅存访问速度，有效管
19、理存储系统管理存储系统虚拟存储器的基本概念虚拟存储器的基本概念R虚存机制要解决的关键问题虚存机制要解决的关键问题 (1) 调度问题调度问题：决定哪些程序和数据应被调入主存。：决定哪些程序和数据应被调入主存。 (2) 地址映射问题地址映射问题：在访问主存时把虚地址变为主存物理：在访问主存时把虚地址变为主存物理地址（内地址变换）；在访问辅存时把虚地址变成辅存地址（内地址变换）；在访问辅存时把虚地址变成辅存的物理地址（外地址变换），以便换页。的物理地址（外地址变换），以便换页。 (3) 替换问题替换问题：决定哪些程序和数据应被调出主存。：决定哪些程序和数据应被调出主存。 (4) 更新问题更新问题：确
20、保主存与辅存的一致性。：确保主存与辅存的一致性。 主存主存- -外存层次的基本信息传送单位外存层次的基本信息传送单位段段：按程序逻辑划分为可变长的块，称为段：按程序逻辑划分为可变长的块，称为段页页：机械地划分为大小相同的块，称为页面：机械地划分为大小相同的块，称为页面段页段页：程序按模块分段，段内分页：程序按模块分段，段内分页虚拟存储器的管理虚拟存储器的管理段式管理段式管理： 把主存按段分配的存储管理方式把主存按段分配的存储管理方式页式管理：页式管理： 以定长页面进行存储管理的方式以定长页面进行存储管理的方式段页式管理：段页式管理： 分段和分页相结合分段和分页相结合页式虚拟存储器页式虚拟存储器
21、页面基地址页面基地址逻辑页号逻辑页号 页内行地址页内行地址物理页号物理页号 页内行地址页内行地址页表基址寄存器页表基址寄存器虚存地址虚存地址实存地址实存地址+页表页表(在主存中在主存中)控制位控制位 主存页面号主存页面号页式管理的地址变换：用页式管理的地址变换：用页表页表快表与慢快表与慢表表为避免页表已保存或已调入主存时对主存访问次数的增多为避免页表已保存或已调入主存时对主存访问次数的增多, , 把页表的最活跃部分存放在高速存储器中组成把页表的最活跃部分存放在高速存储器中组成快表快表。转换后援缓冲器转换后援缓冲器TLBTLB：专用于页表缓存的高速存储部件：专用于页表缓存的高速存储部件段式虚拟存
22、储器段式虚拟存储器在段式虚拟存储系统中，段是按照程序的逻辑结构划在段式虚拟存储系统中，段是按照程序的逻辑结构划分的，各个段的长度因程序而异。分的，各个段的长度因程序而异。虚拟地址由虚拟地址由段号段号和和段内地址段内地址组成组成, ,为了把虚拟地址变换为了把虚拟地址变换成实主存地址，需要一个段表。成实主存地址，需要一个段表。 段表的表项至少包含下面三个字段：段表的表项至少包含下面三个字段： (1) (1) 有效位有效位：指明该段是否已经调入实存。：指明该段是否已经调入实存。 (2) (2) 段起址段起址：指明该段在实存中的首地址。：指明该段在实存中的首地址。 (3) (3) 段长段长：记录该段的
23、实际长度。：记录该段的实际长度。段式管理的地址变换：用段式管理的地址变换：用段表段表段表基地址段表基地址段号段号 段内地址段内地址 主存地址主存地址 段表基址寄存器段表基址寄存器虚存地址虚存地址实存地址实存地址+段表段表(在主存中在主存中)+段起址段起址装入位装入位段长段长段号段号段页式虚拟存储器段页式虚拟存储器 段页式虚拟存储器是段式虚拟存储器和页式虚拟段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合。存储器的结合。 它把程序按逻辑单位分段以后，再把每段分成固它把程序按逻辑单位分段以后，再把每段分成固定大小的页。定大小的页。 虚拟地址格式如下：虚拟地址格式如下： 基号基号段号段号段内页
24、号段内页号页内地址页内地址指示哪个基址寄存器，从指示哪个基址寄存器，从中取出段表的起始地址中取出段表的起始地址由段号，从段表中由段号，从段表中取出页表起始地址取出页表起始地址由页号，从页表由页号，从页表中取出物理页号中取出物理页号第四章第四章 指令系统指令系统考点分析：考点分析： 指令系统历来都是考试的常考点，指令系统历来都是考试的常考点，这一章相对简单，要拿高分就要确保这一章相对简单，要拿高分就要确保这章相关考点的分数。这章相关考点的分数。 指令系统指令系统n指令格式（熟练掌握指令格式（熟练掌握 ） 1.指令的基本格式指令的基本格式 2.定长操作码指令格式定长操作码指令格式 3.扩展操作码指
25、令格式扩展操作码指令格式 定长操作码和扩展操作码优缺点的对比，采用定长操作码和扩展操作码优缺点的对比，采用扩展操作码方式指令数目的计算以及设计扩展操作码方式指令数目的计算以及设计 一、指令的一般格式一、指令的一般格式 操作码字段操作码字段 地址码字段地址码字段1. 操作码操作码反映机器做什么操作反映机器做什么操作(1) (1) 长度固定长度固定(2) (2) 长度可变长度可变用于指令字长较长的情况用于指令字长较长的情况 ，RISC如如 IBM 370操作码操作码 8 位位操作码分散在指令字的不同字段中操作码分散在指令字的不同字段中(3) 扩展操作码技术扩展操作码技术操作码的位数随地址数的减少而
26、增加操作码的位数随地址数的减少而增加OP A1 A2 A3000000011110A1A1A1A2A2A2A3A3A3A2A2A2A3A3A3111111111111000000011110111111111111111111111111111111111111000000011111111111111111111111111111A3A3A30000000111104 位操作码位操作码8 位操作码位操作码12 位操作码位操作码16 位操作码位操作码最多最多15条三地址指令条三地址指令最多最多15条二地址指令条二地址指令最多最多15条一地址指令条一地址指令16条零地址指令条零地址指令(3) 扩
27、展操作码技术扩展操作码技术操作码的位数随地址数的减少而增加操作码的位数随地址数的减少而增加OP A1 A2 A3000000011110A1A1A1A2A2A2A3A3A3A2A2A2A3A3A3111111111111000000011110111111111111111111111111111111111111000000011111111111111111111111111111A3A3A30000000111104 位操作码位操作码8 位操作码位操作码12 位操作码位操作码16 位操作码位操作码三地址指令操作码三地址指令操作码每减少一种可多构成每减少一种可多构成24 种二地址指令种二地
28、址指令二地址指令操作码二地址指令操作码每减少一种可多构成每减少一种可多构成24 种一地址指令种一地址指令练习练习1.已知指令字长为已知指令字长为16位，每个地址码为位，每个地址码为4位，采用扩展操作码的方式，设计位，采用扩展操作码的方式，设计15条三地址指令，条三地址指令，15条二地址指令，条二地址指令，15条一地址指令，条一地址指令，16条零地址指令，条零地址指令，画出扩展图画出扩展图OP A1 A2 A3000000011110A1A1A1A2A2A2A3A3A3A2A2A2A3A3A31111111111110000000111101111111111111111111111111111
29、11111111000000011111111111111111111111111111A3A3A30000000111104 位操作码位操作码8 位操作码位操作码12 位操作码位操作码16 位操作码位操作码 例：设机器指令字长为例：设机器指令字长为1616位，指令中地址字段的长度为位，指令中地址字段的长度为4 4位，共有位，共有1111条三地址指令，条三地址指令，7272条二地址指令，条二地址指令，6464条零地址条零地址指令。问最多还能规定多少条单地址指令？指令。问最多还能规定多少条单地址指令？ 解：三地址指令的地址字段共需解：三地址指令的地址字段共需12位，所以可有位，所以可有4位操作码
30、，可位操作码，可规定规定16条三地址指令。现有条三地址指令。现有11条三地址指令，所以还有条三地址指令，所以还有16115个编码用于二地址指令。个编码用于二地址指令。 二地址指令的地址字段共需二地址指令的地址字段共需8位，可有位，可有8位操作码，去掉三地址位操作码，去掉三地址指令用掉的操作码，可规定指令用掉的操作码，可规定51680条二地址指令。现有条二地址指令。现有72条条二地址指令，所以还有二地址指令，所以还有80728个编码用于单地址指令。个编码用于单地址指令。 单地址指令的地址字段共需单地址指令的地址字段共需4位，可有位，可有12位操作码，去掉二、三位操作码，去掉二、三地址指令用掉的操
31、作码，可规定地址指令用掉的操作码，可规定816128条单地址指令。条单地址指令。 由于要求有由于要求有64条零地址指令，而条零地址指令，而4位操作码只能提供位操作码只能提供16条指令，条指令，所以需要由单地址指令提供所以需要由单地址指令提供64/164个操作码编码，因此还能个操作码编码，因此还能规定规定1284124条单地址指令。条单地址指令。 条条零零地地址址指指令令条条单单地地址址指指令令条条二二地地址址指指令令条条三三地地址址指指令令6412472111111 1111 1111 1111 0000 1100 1111 1111xxxx 1011 1111 1111 xxxx 0000
32、1000 1111xxxx xxxx 0111 1111 xxxx xxxx 0000 1011xxxx xxxx xxxx 1010 xxxx xxxx xxxx 0000练习练习2.指令系统指令字长为指令系统指令字长为16位，具体双操作位，具体双操作数、单操数和无操作数三种指令格式，数、单操数和无操作数三种指令格式，每个操作数地址规定用每个操作数地址规定用6位表示，现要位表示，现要求设计求设计14条双操作数指令、条双操作数指令、 100条单操条单操作数指令和作数指令和100条无操作数指令，画出条无操作数指令，画出扩展图。扩展图。OP A1 A2000000011101A1A1A1A2A2A
33、2A2A2A2111011101111000000000001100011双操作数双操作数单操作数单操作数无操作数无操作数000000000001100011111111111111100100100100100101指令系统指令系统n指令的寻址方式（掌握）指令的寻址方式（掌握） 1.有效地址的概念有效地址的概念 2.数据寻址和指令寻址数据寻址和指令寻址 3.常见寻址方式常见寻址方式 要注意不同寻址方式的对比，掌握每种方要注意不同寻址方式的对比，掌握每种方式的寻址过程式的寻址过程 指令的寻址方式指令的寻址方式 n1.1.顺序寻址方式顺序寻址方式 PC PC1PC1PC设置程序计数器（或称指令计
34、数器）设置程序计数器（或称指令计数器）PCPC，每执行一条指，每执行一条指令，计数器加令，计数器加1 1；把计数器内容作为指令的存储地址。把计数器内容作为指令的存储地址。 n2.2.跳跃寻址方式跳跃寻址方式 当程序转移时，修改当程序转移时，修改PCPC的内容的内容下条指令的地址，不是计数器给出的，而是当前指令指下条指令的地址，不是计数器给出的，而是当前指令指定的。定的。程序跳跃后，按新的指令地址开始顺序执行，指令计数程序跳跃后，按新的指令地址开始顺序执行，指令计数器的内容相应改变。器的内容相应改变。有效地址有效地址：操作数的实际地址。操作数的实际地址。寻址方式寻址方式 算法算法 隐含寻址隐含寻
35、址 操作数在专用寄存器操作数在专用寄存器 立即寻址立即寻址 操作数操作数=A（A为形式地址）为形式地址） 直接寻址直接寻址 EA=A （EA为有效地址）为有效地址） 间接寻址间接寻址 EA=(A) 寄存器寻址寄存器寻址 EA=R 寄存器间接寻址寄存器间接寻址 EA=(R) 偏移寻址偏移寻址 EA=A+(R) 段寻址段寻址 EA=A+(R) 堆栈寻址堆栈寻址 EA=栈顶栈顶偏移寻址偏移寻址直接寻址和寄存器间接寻址方式的结合；直接寻址和寄存器间接寻址方式的结合；OP有两个地址字段：形式地址有两个地址字段：形式地址A，某个专用寄存器。，某个专用寄存器。EA=A+(R)三种偏移寻址是相对寻址、基址寻址
36、、变址寻址。三种偏移寻址是相对寻址、基址寻址、变址寻址。 指令系统指令系统nCISC和和RISC的基本概念（了解）的基本概念（了解） 知道两者的区别知道两者的区别 CISC与RISC的对比类别类别CISCCISCRISCRISC指令系统指令系统指令数量指令数量很多很多较少较少，通常少于，通常少于100100执行时间执行时间有些指令执行时间很长有些指令执行时间很长，如整，如整块的存储器内容拷贝；或将多块的存储器内容拷贝；或将多个寄存器的内容拷贝到存贮器个寄存器的内容拷贝到存贮器没有较长执行时间的指令没有较长执行时间的指令编码长度编码长度编码长度可变，编码长度可变，1-151-15字节字节编码长度固定，通常为编码长度固定，通常为4 4个字节个字节寻址方式寻址方式寻址方式寻址方式多样多样简单简单寻址寻址操作操作可以对存储器和寄存器可以对存储器和寄存器进行算进行算术和逻辑操作术和逻辑操作只能对寄存器只能对寄存器对行算术和逻辑操作，对行算术和逻辑操作，Load/StoreLoad/Store体系结构体系结构编译编译难以用优化编译器生成高效的难以用优化编译器生成高效的目标代码程序目标代码程序 采用优化编译技术，生成高效的目采用优化编译技术，生成高效的目标代码程序标代码程序
